LIGHT EMISSION DEVICE AND ELECTRONIC EQUIPMENT

Publication number: JP2002251166 Publication date: 2002-09-06 Inventor: KOYAMA JUN

Applicant: SEMICONDUCTOR ENERGY LAB

Classification:

- international:

H05B33/08; G09G3/20; G09G3/30; G09G3/32; H01L29/786; H01L31/036; H01L51/50; H05B33/14: H01L27/32: H05B33/02: G09G3/20; G09G3/30; G09G3/32: H01L29/66: H01L31/036: H01L51/50:

H05B33/14: H01L27/28: (IPC1-7): G09G3/30: G09G3/20; H01L29/786; H05B33/08; H05B33/14

- European: G09G3/32A


Application number: JP20010050644 20010226 Priority number(s): JP20010050644 20010226 Also nublished as:

US6777710 (B1) US2004144978 (A: US2003189206 (A

Report a data error he

Abstract of JP2002251166

PROBLEM TO BE SOLVED: To provide a light emission device capable of obtaining a constant luminance and capable of performing desired color display without depending on the degradation of an organic light emitting layer and a change in temperature. SOLUTION: This device is a light emission device having a first transistor Tr1, a second transistor Tr2, a third transistor Tr3, an OLED(organic light emitting diode) 104 and a power source line. In the device, source regions of the first transistor and the second transistor are connected to the power source line and the gate electrode of the first transistor is connected to the gate electrode and the drain region of the second transistor and the source region of the third transistor is connected to the drain region of the second transistor and the drain region of the third transistor is connected to the pixel electrode owned by the OLED 104 and the first to third transistors are made to operate in saturation regions and a period when the drain region of the first transistor and the gate electrode of the third transistor are connected is provided in one frame period.



Family list

5 family members for: JP2002251166

Derived from 3 applications

Back to JP200

1 LIGHT EMISSION DEVICE AND ELECTRONIC EQUIPMENT

Inventor: KOYAMA JUN Applicant: SEMICONDUCTOR ENERGY LAB

EC: G09G3/32A IPC: H05B33/08; G09G3/20; G09G3/30 (+20)

Publication info: JP2002251166 A - 2002-09-06

Light emitting device and electronic equipment
Inventor: KOYAMA JUN (JP)
App

FO: ----

EC: G09G3/32A IPC: H05B33/08; G09G3/20; G09G3/30 (+16)

Publication info: US6777710 B1 - 2004-08-17 US2003189206 A1 - 2003-10-09

US2003189206 A1 - 2003-10-09 US2004144978 A2 - 2004-07-29

3 Light emitting device and electronic equipment

Inventor: KOYAMA JUN (JP) Applicant: SEMICONDUCTOR ENERGY LAB (US)

EC: IPC: *G11C7/00*; G11C7/00; (IPC1-7): G11C7/00
Publication info: US2005002260 A1 - 2005-01-06

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

四公開特許公報(A)

(11)特許出願公開番号 特開2002-251166 (P2002-251166A)

(43)公開日 平成14年9月6日(2002.9.6)

(51) Int.Cl.7		識別記号		FΙ				Ť	73-ド(参考)
G 0 9 G	3/30			G 0 9	9 G	3/30		J	3K007
	3/20	624				3/20		624B	5 C O 8 D
		641						641D	5 F 1 1 0
H01L	29/786			но:	5 B	33/08			
H05B	33/08					33/14		A	
			審査請求	未請求	統	表項の数21	OL	(全 40 頁)	最終頁に続く

(21)出願番号	特願2001-50644(P2001-50644)					
(22) 出版日	平成13年9月96日(2001-2-26)					

(71)出職人 000153878 株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内


最終質に続く

(54) 【発明の名称】 発光装置及び電子機器

(57)【要約】 (修正有)

【課題】 有機発光層の劣化や温度変化に左右されずに 一定の輝度を得ることができ、所望のカラー表示を行う ことが可能な発光装置を提供する。

【解決手段】第1のトランジスタTr1と第2のトラン ジスタTr2と第3のトランジスタTr3とOLED1 04と電源線とを有する発光速度であって、第1のトラ ンジスタと第2のトランジスタはソース領域が電源線に 接続されており、第1のトランジスタのゲート電極は落 さのトランジスタのゲート電極度びドレイン領域と接続されており、第3のトランジスタのソース領域を されており、第3のトランジスタのソース領域は第2の トランジスタのドレイン領域に接続され、第3のトラン ジスタのドレイン領域に自己としが有する画業電極に接 続されており、第1〜第3のトランジスタは飽和領域が 動作しており、1フレーム期間内に第1のトランジスタ のドレイン領域と第3のトランジスタのゲート電極が接 体されている人



【特許請求の範囲】

【請求項1】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、OLEDと、電源線とを 有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、

共にソース領域が前記電源線に接続されており. 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり.

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動

作しており、 1フレーム期間内に、前記第1のトランジスタのドレイ

ン領域と、前記第3のトランジスタのゲート電極が接続 されている期間が設けられていることを特徴とする発光 装置。

【請求項2】第1のトランジスタと、第2のトランジス 有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画楽電板に接続されており、

前記第1、第2及び第3のトランジスタは飽和領域で動 30 は前記OLEDが有する画素電極に接続されており、 作しており、

1フレーム期間内に、前記第1のトランジスタのドレイ ン領域と、前記第3のトランジスタのゲート重極が接続 されている期間が設けられており、

前記第1のトランジスタのドレイン領域と、前記第3の トランジスタのゲート電極が接続されている前記期間に おいて、前記第1のトランジスタのドレイン電流の大き さを制御することで、前記OLEDの輝度を制御するこ とを特徴とする発光装置。

タと、第3のトランジスタと、OLEDと、電源線とを 有する発光装置であって、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており.

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、

2 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

1フレーム期間内に、前記第1のトランジスタのドレイ ン領域と、前記第3のトランジスタのゲート電極が接続 されている期間が設けられており、

前記第1のトランジスタのドレイン領域と、前記第3の トランジスタのゲート電極が接続されている前記期間に おいて、前記第1のトランジスタのドレイン電流の大き さをビデオ信号により制御することで、前記OLEDの 前記第3のトランジスタのソース領域は前記第2のトラ 10 護度を制御することを特徴とする業光装置。

> 【請求項4】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、OLEDと、電源線と、信号線

と、走査線とを有する発光装置であって、 前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

タと、第3のトランジスタと、OLEDと、電源線とを 20 前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており.

前記第1のトランジスタと前記第2のトランジスタは、

共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域

前記第1、第2及び第3のトランジスタは飽和領域で動 作していることを特徴とする発光装置。

【請求項5】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、OLEDと、電源線と、信号線 と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 【請求項3】第1のトランジスタと、第2のトランジス 40 は、一方は前記信号線に、もう一方は前記第1のトラン

ジスタのドレイン領域に接続されており、 前記第5のトランジスタのソース領域とドレイン領域

は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、 前記第1のトランジスタと前記第2のトランジスタは、

共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて

50 前記第3のトランジスタのソース領域は前記第2のトラ

おり

(3)

3 ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画楽電板に接続されており。 前記第1、第2及び第3のトランジスタは飽和領域で動

作しており

前記第1のトランジスタのドレイン電流の大きさを制御 することで、前記OLEDの輝度を制御することを特徴 とする発光装置。

【請求項6】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

前記第1のトランジスタと前記第2のトランジスタは、

共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

デオ信号により制御することで、前記OLEDの輝度を 制御することを特徴とする発光装置。

【請求項7】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、OLEDと、電源線と、信号線 と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン 40 ジスタのドレイン領域に接続されており、 ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており. 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1. 第2及び第3のトランジスタは飽和領域で動 作していることを特徴とする発光装置。

【請求項8】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、OLEDと、電源線と、信号線 と、走査線とを有する発光装置であって、

第5のトランジスタと、OLEDと、電源線と、信号線 10 前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

> 前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは. 20 共にソース領域が前記電源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飲和領域で動 作しており、

前記第1のトランジスタのドレイン電流の大きさを制御 前記第1のトランジスタのドレイン電流の大きさを、ビ 30 することで、前記OLEDの輝度を制御することを特徴 とする発光装置。

> 【請求項9】第1のトランジスタと、第2のトランジス タと、第3のトランジスタと、第4のトランジスタと、 第5のトランジスタと、OLEDと、電源線と、信号線 と、走査線とを有する発光装置であって、 前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

> 前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは. 共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり.

50 前記第3のトランジスタのソース領域は前記第2のトラ

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

前記第1のトランジスタのドレイン電流の大きさをビデ オ信号により制御することで、前記OLEDの輝度を制 御することを特徴とする発光装置。

【請求項10】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信 10 号線と、走査線とを有する発光装置であって、 号線と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第3のトランジスタのゲート電極に、も う一方は前記第1のトランジスタのドレイン領域に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作していることを特徴とする発光装置。

【請求項11】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信 **号線と、走杏線とを有する発光装置であって、**

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第3のトランジスタのゲート電極に、も う一方は前記第1のトランジスタのドレイン領域に接続 されており.

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており.

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 50 前記第3のトランジスタのソース領域は前記第2のトラ

は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており

前記第1のトランジスタのドレイン電流の大きさを制御 することで、前記OLEDの輝度を制御することを特徴 とする発光装置。

【請求項12】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第3のトランジスタのゲート電極に、も う一方は前記第1のトランジスタのドレイン領域に接続 されており、

20 前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する面素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

30 前記第1のトランジスタのドレイン電流の大きさをビデ オ信号により制御することで、前記OLEDの輝度を制 御することを特徴とする発光装置。

【請求項13】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信 号線と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 40 は、一方は前記信号線に、もう一方は前記第1のトラン

ジスタのドレイン領域に接続されており、 前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン

ジスタのゲート電極に接続されており. 前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり、

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電板に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動

作しており、 1フレーム期間内に、前記第4及び第5のトランジスタ がオンになる期間と、前記第4及び第5のトランジスタ がオフになる期間とを有し、

前記第4及び第5のトランジスタがオンになる期間にお いて前記信号線に流れる電流の大きさを制御すること

で、前記OLEDの輝度を制御することを特徴とする発 10 前記第3のトランジスタのソース領域は前記第2のトラ 光装置。

【請求項14】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信 号線と、走査線とを有する発光装置であって.

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

1フレーム期間内に、前記第4及び第5のトランジスタ がオンになる期間と、前記第4及び第5のトランジスタ がオフになる期間とを有し、

前記第4及び第5のトランジスタがオンになる期間にお いて前記信号線に流れる電流の大きさを制御すること で、前記OLEDの輝度を制御することを特徴とする発 40 前記第3のトランジスタのソース領域は前記第2のトラ 光装置。

【請求項15】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、OLEDと、電源線と、信 号線と、走査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記走査線に接続されており、 前記第4のトランジスタのソース領域とドレイン領域

は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第3のトランジスタのゲート電極に、も う一方は前記第1のトランジスタのドレイン領域に接続 されており

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記雷源線に接続されており、

前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて おり.

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

1フレーム期間内に、前記第4及び第5のトランジスタ がオンになる期間と、前記第4及び第5のトランジスタ がオフになる期間とを有し、

前記第4及び第5のトランジスタがオンになる期間にお いて、前記信号線に流れる電流の大きさを制御すること 20 で、前記OLEDの輝度を制御することを特徴とする発 光装置。

【請求項16】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、O LEDと、電源線と、信号線と、第1走査線と、第2走 査線とを有する発光装置であって、 前記第4及び第5のトランジスタのゲート電極は、共に

前記第1走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 前記第3のトランジスタのソース領域は前記第2のトラ 30 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

> 前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第3のトラン ジスタのゲート電極に接続されており、

> 前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電棒は、前記第2のト

ランジスタのゲート電極及びドレイン領域と接続されて おり、

ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、 前記第6のトランジスタのゲート置極は、前記第2赤杏 線に接続されており、

前記第6のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に接続されており、もう一方は前 記第1のトランジスタのゲート電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作していることを特徴とする発光装置。

50 【請求項17】第1のトランジスタと、第2のトランジ

(6)

スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、O LEDと、電源線と、信号線と、第1走査線と、第2走 査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記第1走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン循域と接続されて おり、

前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 20 ることを特徴とする発光装置。 は前記OLEDが有する画素電極に接続されており、 前記第6のトランジスタのゲート電極は、前記第2走査 線に接続されており、

前記第6のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に接続されており、もう一方は前 記第1のトランジスタのゲート電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動 作しており、

前記第1のトランジスタのドレイン電流の大きさを制御 することで、前記OLEDの輝度を制御することを特徴 30 ラを含むIC等を実装した、OLEDモジュールに関す とする発光装置。

【請求項18】第1のトランジスタと、第2のトランジ スタと、第3のトランジスタと、第4のトランジスタ と、第5のトランジスタと、第6のトランジスタと、O LEDと、電源線と、信号線と、第1走査線と、第2走 査線とを有する発光装置であって、

前記第4及び第5のトランジスタのゲート電極は、共に 前記第1走査線に接続されており、

前記第4のトランジスタのソース領域とドレイン領域 は、一方は前記信号線に、もう一方は前記第1のトラン 40 ジスタのドレイン領域に接続されており、

前記第5のトランジスタのソース領域とドレイン領域 は、一方は前記第1のトランジスタのドレイン領域に、 もう一方は前記第3のトランジスタのゲート電極に接続 されており、

前記第1のトランジスタと前記第2のトランジスタは、 共にソース領域が前記電源線に接続されており、 前記第1のトランジスタのゲート電極は、前記第2のト ランジスタのゲート電極及びドレイン領域と接続されて

おり.

10 前記第3のトランジスタのソース領域は前記第2のトラ ンジスタのドレイン領域に接続され、前記ドレイン領域 は前記OLEDが有する画素電極に接続されており、

前記第6のトランジスタのゲート電極は、前記第2走査 線に接続されており、

前記第6のトランジスタのソース領域とドレイン領域 は、一方は前記電源線に接続されており、もう一方は前 記第1のトランジスタのゲート電極に接続されており、 前記第1、第2及び第3のトランジスタは飽和領域で動

10 作しており、 前記第1のトランジスタのドレイン電流の大きさを、ビ デオ信号により制御することで、前記OLEDの輝度を

制御することを特徴とする発光装置。 【請求項19】請求項4乃至請求項18のいずれか1項

において、前記第4のトランジスタと前記第5のトラン ジスタの極性が同じであることを特徴とする発光装置。 【請求項20】請求項1乃至請求項19のいずれか1項 において、前記第1のトランジスタと、前記第2のトラ ンジスタと、前記第3のトランジスタの極性が同じであ

【請求項21】請求項1乃至請求項20のいずれか1項 において、前記発光装置を用いることを特徴とする電子 機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、基板上に形成され た有機OLED (OLED: Organic Light Emitting D evice) を、該基板とカバー材の間に封入したOLED パネルに関する。また、該OLEDパネルにコントロー る。なお本明細書において、OLEDパネル及びOLE

Dモジュールを共に発光装置と総称する。本発明はさら

に、該発光装置を用いた電子機器に関する。

[0002]

【従来の技術】OLEDは自ら発光するため視認性が高 く、液晶表示装置 (LCD) で必要なバックライトが要 らず薄型化に最適であると共に、視野角にも制限が無 い。そのため、近年OLEDを用いた発光装置は、CR TやLCDに代わる表示装置として注目されている。

【0003】OLEDは、電場を加えることで発生する ルミネッセンス (Electroluminescence) が得られる有 機化合物(有機発光材料)を含む層(以下、有機発光層 と記す)と、陽極層と、陰極層とを有している。有機化 合物におけるルミネッセンスには、一重項励起状態から 基底状態に戻る際の発光(蛍光)と三重項励起状態から 基底状態に戻る際の発光(リン光)とがあるが、本発明 の発光装置は、上述した発光のうちの、いずれか一方の 発光を用いていても良いし、または両方の発光を用いて いても良い。

50 【0004】なお、本明細書では、OLEDの陽極と陰

極の間に設けられた全ての層を有機発光層と定義する。 有機発光層には具体的に、発光層、正孔注入層、電子注 入層、正孔輸送層、電子輸送層等が含まれる。基本的に OLEDは、陽極/発光層/陰極が順に積層された構造 を有しており、この構造に加えて、陽極/正孔注入層/ 発光層/陰極や、陽極/正孔注入層/発光層/電子輸送 層/陰極等の順に積層した構造を有していることもあ る。

[0005]

上で問題となっているのが、有機発光材料の劣化に伴 う、OLEDの輝度の低下であった。

【0006】有機発光材料は水分、酸素、光、熱に弱 く、これらのものによって劣化が促進される。具体的に は、発光装置を駆動するデバイスの構造、有機発光材料 の特性、電極の材料、作製工程における条件、発光装置 の駆動方法等により、その劣化の速度が左右される。

【0007】有機発光層にかかる電圧が一定であって も、有機発光層が劣化するとOLEDの輝度は低下し、 表示する画像は不鮮明になる。なお本明細書において、 一対の電極から有機発光層に印加する電圧をOLED駆 動電圧 (Vel) と定義する。

【0008】 また、R (赤)、G (緑)、B (青) に対 応した三種類のOLEDを用いたカラー化表示方式にお いて、有機発光層を構成する有機発光材料は、OLED の対応する色によって異なる。そのため、OLEDの有 機発光層が、対応する色にごとに異なる速度で劣化する ことがある。この場合、時間が経つにつれ、OLEDの 輝度が色ごとに異なってしまい、発光装置に所望の色を 有する画像を表示することができなくなる。

【0009】また、有機発光層の温度は、外気温やOL EDパネル自身が発する熱等に左右されるが、一般的に OLEDは温度によって流れる重流の値が変化する。図 26に、有機発光層の温度を変化させたときの、OLE Dの電圧電流特性の変化を示す。電圧が一定のとき、有 機発光層の温度が高くなると、OLED駆動電流は大き くなる。そしてOLED駆動電流とOLEDの輝度は比 例関係にあるため、OLED駆動電流が大きければ大き いほど、OLEDの輝度は高くなる。このように、有機 発光層の温度によってOLEDの輝度が変化するため、 所望の階調を表示することが難しく、温度の上昇に伴っ て発光装置の消費電流が大きくなる。

【0010】さらに、一般的に、有機発光材料の種類に よって温度変化におけるOLED駆動電流の変化の度合 いが異なるため、カラー表示において各色のOLEDの 輝度が温度によってバラバラに変化することが起こりう る。各色の輝度のバランスが崩れると、所望の色を表示 することができない。

【0011】本発明は上述したことに鑑み、有機発光層 の劣化や温度変化に左右されずに一定の輝度を得ること 50 ができるので、各色の輝度のバランスが崩れるのを防ぐ

ができ、さらに所望のカラー表示を行うことが可能な発 光装置を提供することを課題とする。

[0012]

【課題を解決するための手段】本発明者は、OLED駆 動電圧を一定に保って発光させるのと、OLEDに流れ る電流を一定に保って発光させるのとでは、後者の方 が、劣化によるOLEDの輝度の低下が小さいことに着 目した。なお本明細書において、OLEDに流れる電流 をOLED駆動電流(Iel)と呼ぶ。そして、OLE 【発明が解決しようとする課題】発光装置を実用化する 10 Dの輝度を電圧によって制御するのではなく、電流によ って制御することで、OLEDの劣化によるOLEDの 輝度の変化を防ぐことができるのではないかと考えた。 【0013】具体的に本発明では、トランジスタを用い て形成されたカレントミラー回路を各画素に設ける。そ して該カレントミラー回路を用いて、OLED駆動電流 を制御する。そして、該カレントミラー回路が有する第 1のトランジスタと第2のトランジスタは、負荷抵抗の 値によらず、そのドレイン電流がほぼ等しい値に保たれ るように接続されている。

20 【0014】第1のトランジスタは、そのドレイン電流 I1が信号線駆動回路において制御されている。第1の トランジスタのドレイン電流 Itの大きさは、負荷抵抗 の値によらず第2のトランジスタのドレイン電流1つの 大きさと常に等しくなるので、結果的に第2のトランジ スタのドレイン電流 12は信号線駆動回路において制御 されることになる。

【0015】そして、第2のトランジスタは、そのドレ イン電流 IoがOLEDに流れるように、単数または複 数の回路妻子を開に介して接続されている。したがっ 30 て、OLEDに流れるOLED駆動電流の値は、負荷抵 抗の値によらず、信号線駆動回路によって制御される。 言い換えると、トランジスタの特性の違いや、OLED

の劣化等に左右されずに、OLED駆動電流を所望の値

に制御することが可能になる。

【0016】本発明では、上記構成により、有機発光層 が劣化してもOLEDの輝度の低下を抑えることがで き、その結果鮮明な画像を表示することができる。ま た。各色毎に対応したOLEDを用いたカラー表示の発 光装置の場合、OLEDの有機発光層が、対応する色に 40 ごとに異なる速度で劣化しても、各色の輝度のパランス が崩れるのを防いで所望の色を表示することができる。 【0017】また、有機発光層の温度が外気温やOLE Dパネル自身が発する熱等に左右されても、OLED駆 動電流を所望の値に制御することができる。よって、O LED駆動電流とOLEDの輝度は比例するので、OL EDの輝度が変化するのを抑えることができ、また温度 の上昇に伴って消費電流が大きくなるのを防ぐことがで きる。また、カラー表示の発光装置の場合、温度変化に 左右されずに各色のOLEDの輝度の変化を抑えること

13 ことができ、所望の色を表示することができる。

【0018】さらに、一般的に、有機発光材料の種類に よって温度変化におけるOLED駆動電流の変化の度合 いが異なるため、カラー表示において各色のOLEDの 輝度が温度によってバラバラに変化することが起こりう る。しかし本発明の発光装置では、温度変化に左右され ずに所望の輝度を得ることができるので、各色の輝度の バランスが崩れるのを防ぐことができ、所望の色を表示 することができる。

供給する配線自体が抵抗を有するため、配線の長さによ ってその電位が多少降下する。そしてこの電位の降下 は、表示する画像によっても大きく異なる。特に、同じ 配線から電流が供給される複数の画素において、階調数 の高い画素の割合が大きくなると、配線に流れる電流が 大きくなり、電位の降下が顕著に現れる。電位が降下す ると、各画素のOLEDにそれぞれかかる電圧が小さく なるため、各画素に供給される電流は小さくなる。よっ て、ある所定の画素において一定の階額を表示しようと しても、同じ配線から電流が供給されている他の画案の 20 階間数が変化すると、それに伴って該所定の画素に供給 される電流が変化し、結果的に階間数も変化する。しか し本発明の発光装置では、表示する画像毎に測定値と基 準値を得て、OLED電流を補正することができるの で、表示する画像が変化しても補正により所望の階調数 を表示することができる。

【0020】なお、本発明の発光装置において、画素に 用いるトランジスタは単結晶シリコンを用いて形成され たトランジスタであっても良いし、多結晶シリコンやア も良い。

[0021]

【発明の実施の形態】 (実施の形態1) 図1に本発明の OLEDパネルの構成を、プロック図で示す。100は 画素部であり、複数の画素101がマトリクス状に形成 されている。また102は信号線駆動回路、103は走 査線駆動回路である。 【0022】なお図1では信号線駆動回路102と走査

線駆動回路103が、画素部100と同じ基板上に形成 されているが、本発明はこの構成に限定されない。信号 40 ランジスタTr3のソース領域に接続されている。 線駆動回路102と走査線駆動回路103とが画書部1 00と異なる基板上に形成され、FPC等のコネクター を介して、画素部100と接続されていても良い。ま た、図1では信号線駆動回路102と走査線駆動回路1 03は1つづつ設けられているが、本発明はこの構成に 限定されない。信号線駆動回路102と走査線駆動回路 103の数は設計者が任意に設定することができる。 【0023】なお本明細書において接続とは、電気的な 接続を意味する。

~Sx、電源線V1~Vx、走査線G1~Gyが設けら れている。なお信号線と電源線の数は必ずしも同じであ るとは限らない。またこれらの配線の他に、別の異なる

配線が設けられていても良い。

【0025】電源線V1~Vxは所定の電位に保たれて いる。なお図1ではモノクロの画像を表示する発光装置 の構成を示しているが、本発明はカラーの画像を表示す る発光装置であっても良い。その場合、電源線V1~V xの電位の高さを全て同じに保たなくても良く、対応す 【0019】また一般的な発光装置は、各画素に電流を 10 る色毎に変えるようにしても良い。

【0026】図2に、図1で示した画素101の詳しい 構成を示す。図2に示す画素101は、信号線Si(S 1~Sxのうちの1つ)、走査線Gi(G1~Gvのう ちの1つ) 及び電源線Vi (V1~Vxのうちの1つ) を有している。

【0027】また画素101は、トランジスタTrl (第1電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2 (第2電流制御用トランジス タまたは第2のトランジスタ)、トランジスタTr3

(第3電流制御用トランジスタまたは第3のトランジス タ) 、トランジスタTr4 (第1スイッチング用トラン ジスタまたは第4のトランジスタ)、トランジスタTr 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ)、OLED104及び保持容量105を少な くとも有している。

【0028】トランジスタTr4とトランジスタTr5 のゲート電極は、共に走査線Gjに接続されている。 【0029】トランジスタTェ4のソース領域とドレイ

ン領域は、一方は信号線Siに、もう一方はトランジス モルファスシリコンを用いた薄膜トランジスタであって 30 タTr1のドレイン領域に接続されている。またトラン ジスタT r 5のソース領域とドレイン領域は、一方は信 号線Siに、もう一方はトランジスタTr3のゲート電 極に接続されている。

> 【0030】トランジスタTr1とトランジスタTr2 のゲート電極は互いに接続されている。また、トランジ スタTr1とトランジスタTr2のソース領域は、共に 電源線Viに接続されている。

> 【0031】トランジスタTr2は、ゲート電極とドレ イン領域が接続されており、なおかつドレイン領域はト

> 【0032】トランジスタTr3のドレイン領域は、O LED104が有する画素電極に接続されている。OL ED104は陽極と陰極を有しており、本明細書では、 陽極を画素電極 (第1の電極) として用いる場合は陰極 を対向電極(第2の電極)と呼び、陰極を画素電極とし て用いる場合は陽極を対向電極と呼ぶ。

> 【0033】電源線Viの電位(電源電位)は一定の高 さに保たれている。また対向電極の電位も、一定の高さ に保たれている。

【0024】また図1では、画素部100に信号線S1 50 【0034】なお、トランジスタTr4とトランジスタ

15

Tr5は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r4とトランジスタTr5の極性は同じである。

【0035】また、トランジスタTr1、Tr2及びT r3はnチャネル型トランジスタとpチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTェ Tr2及びTr3の極性は同じである。そして、陽 極を画素電極として用い、陰極を対向電極として用いる 場合、トランジスタTr1、Tr2及びTr3はpチャ ネル型トランジスタである。逆に、陽極を対向電極とし 10 【式1】 I₁= μ C₀W/L (V_{GS}-V_{TH})²/2 て用い、陰極を画素電極として用いる場合、トランジス タTr1.Tr0刄ぴTr3はnチャネル型トランジス タである。

【0036】保持容量105はトランジスタTr3のゲ ート電極と電源線Viとの間に形成されている。保持容 量105はトランジスタTr3のゲート電極とソース領 域の間の電圧 (ゲート電圧) をより確実に維持するため に設けられているが、必ずしも設ける必要はない。 【0037】また、トランジスタTr1及びTr2のゲ タTrl及びTr2のゲート電圧をより確実に維持する ようにしても良い。

【0038】次に、本発明の発光装置の駆動について、 図3. 図4を用いて説明する。本発明の発光装置の駆動 は、書き込み期間Taと表示期間Tdとに分けて説明す ることができる。図3は、各走査線のタイミングチャー トを示す。走査線が選択されている期間、言いかえると 該走査線にゲート電極が接続されているトランジスタが 全てオンの状態にある期間は、ONで示す。逆に、走査 線が選択されていない期間、言いかえると該走査線にゲ 一ト電極が接続されているトランジスタが全てオフの状 態にある期間は、OFFで示す。また図4は、書き込み 期間Taと表示期間TdにおけるトランジスタTr4と トランジスタTァ5の接続を、簡単に示した図である。 【0039】書き込み期間Taでは、図3(A)に示す とおり、走査線G1~Gvが順に選択される。そして、 信号線駆動回路102に入力されるビデオ信号の電位に 基づき、信号線S1~Sxと電源線V1~Vxの間に、 それぞれ一定の電流 1 c が流れる。なお本明細書におい て電流Icを信号電流と呼ぶ。

【0040】図4(A)に、書き込み期間Taにおい て、信号線Siに一定の電流Icが流れた場合の、画素 101の概略図を示す。106は対向電極に電位が与え られる電源との接続用の端子を意味している。また、1 07は信号線駆動回路102が有する定電流源を意味す

【0041】トランジスタTェ4及びTェ5はオンの状 態にあるので、信号線Siに一定の電流Icが流れる と、一定の電流IcはトランジスタTrlのドレイン領

ランジスタT r 1 が飽和循域で動作するように、定電流 源107においてその大きさが制御されている。飽和領 域において、VGSはゲート電極とソース領域間の電位差 (ゲート電圧)、μをトランジスタの移動度、Coを単 位面積あたりのゲート容量、W/Lをチャネル形成領域 のチャネル幅Wとチャネル長しの比、VTHを閾値、μを 移動度、トランジスタTェ1のドレイン電流を11とす ると、以下の式1が成り立つ。

16

[0042] 【0043】式1においてµ、Co、W/L、VTHは全 て個々のトランジスタによって決まる固定の値である。 またトランジスタTr1のドレイン電流 I1は、定電流 源107によって一定の1cに保たれている。よって式 1からわかるように、トランジスタTェ1のゲート電圧

VGSは電流値Icによって定まる。

【0044】トランジスタTr2のゲート電極は、トラ ンジスタTr1のゲート電極に接続されている。また、 トランジスタTr2のソース領域は、トランジスタTェ ート電極と電源線の間に保持容量を形成し、トランジス 20 1のソース領域に接続されている。したがって、トラン ジスタTr1のゲート電圧は、そのままトランジスタT r2のゲート電圧となる。従って、トランジスタTr2 のドレイン電流1ッはトランジスタTr1のドレイン電 流と同じ大きさに保たれる。つまり、Ⅰο≈Ⅰcとな

> 【0045】そして、トランジスタTェ2のドレイン電 流12は、そのままとトランジスタT r 3のドレイン電 流となるので、式1に従ってドレイン電流12の値に見 合った大きさのゲート電圧がトランジスタTr3におい 30 て発生する。

【0046】よって、トランジスタTr2のドレイン電 流1つは、トランジスタTr3のチャネル形成領域を介 してOLED104に流れる。したがって、OLED駅 動電流は、定電流源107において定められた一定の電 流Icと同じ大きさになる。

【0047】OLED104は、OLED駆動電流の大 きさに見合った輝度で発光する。OLED駆動電流がO に限りなく近かったり、OLED駆動電流が逆バイアス の方向に流れたりする場合は、OLED104は発光し 10 to ...

【0048】全ての走査線G1~Gyの選択が終了し、 全てのラインの画素において上記動作が行われると 書 き込み期間Taが終了する。書き込み期間Taが終了す ると、表示期間Tdが開始される。

【0049】図3 (B) に、表示期間Tdにおいて、走 査線のタイミングチャートを示す。表示期間Tdでは、 全ての走査線G1~Gyが選択されていない。

【0050】図4(B)に、表示期間Tdにおける画案 の概略図を示す。トランジスタTr4及びトランジスタ 城とソース領域の間に流れる。このとき電流 1 c は、ト 50 T r 5 はオフの状態にある。また、トランジスタT r 4

及びトランジスタTr5のソース領域は電源線Viに接 続されており、一定の電位(電源電位)に保たれてい 5.

【0051】表示期間Tdでは、トランジスタTェ1の ドレイン領域は、他の配線及び電源等から電位が与えら れていない、所謂フローティングの状態にある。一方ト ランジスタTr2、Tr3においては、書き込み期間丁 a において定められた V GSがそのまま維持されている。 そのため、トランジスタTr2のドレイン電流 12の値 は1cに維持されたままであり、なおかつトランジスタ Tr3はオンのままである。よって、表示期間Tdで は、書き込み期間Taにおいて定められたOLED駆動 電流がそのまま維持されており、該OLED駆動電流の 大きさに見合った輝度で、OLED104は発光する。 【0052】そしてアナログのビデオ信号を用いた駆動 方法 (アナログ駆動法) の場合、アナログのビデオ信号 によってIcの大きさが定められ、該Icの大きさに見 合った輝度でOLED104が発光することで、躊躇が 表示される。この場合、1つの書き込み期間Taと1つ の表示期間Tdで1つのフレーム期間が構成され、該フ レーム期間において1つの画像が表示される。

【0053】図5に、アナログ駆動法におけるタイミン グチャートの一例を示す。1フレーム期間はy個のライ ン期間を有しており、各ライン期間において各走査線が 選択されている。各ライン期間において、各信号線に一 定の電流 I c (I c 1~ I c x) が流れる。図5ではラ イン期間 $Li(i=1\sim v)$ において各信号線に流れる 信号電流の値を、Icl [Lj] ~ Icx [Lj] と表 している。

れるタイミングは、各ラインごとにずれており、各ライ ンの書き込み期間の出現するタイミングは重ならない。 全ての画素において表示期間 T d が終了すると、1つの 画像が表示される。

【0055】 一方デジタルのビデオ信号を用いた時間階 調の駆動方法 (デジタル駆動法) の場合、1フレーム期 間中に書き込み期間Taと表示期間Tdが繰り返し出現 することで、1つの画像を表示することが可能である。 nビットのビデオ信号によって画像を表示する場合、少 なくとも n 個の書き込み期間と、n 個の表示期間とが1 フレーム期間内に設けられる。n個の書き込み期間(T al~Tan)と、n個の表示期間 (Tdl~Tdn) は、ビデオ信号の各ビットに対応している。

【0056】図6に1フレーム期間において、n個の書 き込み期間 (Tal~Tan) とn個の表示期間 (Td 1~Tdn)が出現するタイミングを示す。横軸は時間 を示しており、縦軸は画素が有する走査線の位置を示し ている。

【0057】書き込み期間Tam (mは1~nの任意の

場合Tdmが出現する。書き込み期間Taと表示期間T dとを合わせてサブフレーム期間 SFと呼ぶ。 mビット 目に対応している書き込み期間Tamと表示期間Tdm とを有するサブフレーム期間はSFmとなる。

【0058】サブフレーム期間SF1~SFnの長さ は、SF1:SF2:…:SFn=20:21:…:2 n-1を満たす。

【0059】なお、表示上での画質向上のため、表示期 間の長いサブフレーム期間を、幾つかに分割しても良 10 い。具体的な分割の仕方については、特願2000-2 67164号において開示されているので、参照するこ とが可能である。

【0060】図6に示した駆動法では、1フレーム期間 中における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0061】本発明では、上記構成により、有機発光層 が劣化してもOLEDの輝度の低下を抑えることがで き、その結果鮮明な画像を表示することができる。ま

た、各色毎に対応したOLEDを用いたカラー表示の発 20 光装置の場合、OLEDの有機発光層が、対応する色に ごとに異なる速度で劣化しても、各色の輝度のバランス が崩れるのを防いで所望の色を表示することができる。 【0062】また、有機発光層の温度が外気温やOLE Dパネル自身が発する熱等に左右されても、OLED駆 動電流を所望の値に制御することができる。よって、O LED駆動電流とOLEDの輝度は比例するので、OL EDの輝度が変化するのを抑えることができ、また温度 の上昇に伴って消費電流が大きくなるのを防ぐことがで きる。また、カラー表示の発光装置の場合、温度変化に 【0054】書き込み期間Taと表示期間Tdの開始さ 30 左右されずに各色のOLEDの輝度の変化を抑えること ができるので、各色の輝度のパランスが崩れるのを防ぐ ことができ、所望の色を表示することができる。

> 【0063】さらに、一般的に、有機発光材料の種類に よって温度変化におけるOLED駆動電流の変化の度合 いが異なるため、カラー表示において各色のOLEDの 輝度が温度によってバラバラに変化することが起こりう る。しかし本発明の発光装置では、温度変化に左右され ずに所望の輝度を得ることができるので、各色の輝度の パランスが崩れるのを防ぐことができ、所望の色を表示 40 することができる。

【0064】また一般的な発光装置は、各画素に電流を 供給する配線自体が抵抗を有するため、配線の長さによ ってその電位が多少降下する。そしてこの電位の降下 は、表示する画像によっても大きく異なる。特に、同じ 配線から電流が供給される複数の画素において、階調数 の高い画素の割合が大きくなると、配線に流れる電流が 大きくなり、電位の降下が顕著に現れる。電位が降下す ると、各画素のOLEDにそれぞれかかる電圧が小さく なるため、各画素に供給される電流は小さくなる。よっ 数)の次には、同じピット数に対応する表示期間、この 50 て、ある所定の両素において一定の階調を表示しようと 19

しても、同じ配線から電流が供給されている他の画業の 階調数が変化すると、それに伴って該所定の画素に供給 される電流が変化し、結果的に階調数も変化する。しか し本発明の発光装置では、表示する画像毎に測定値と基 準値を得て、OLED電流を補正することができるの で、表示する画像が変化しても補正により所望の階調数 を表示することができる。

【0065】(実施の形態2)本実施の形態では、図1 に示した画素101の、図2とは異なる構成について説 明する。

【0066】図7に本実施の形態の画素の構成を示す。 図7に示す画素101は、信号線Si(S1~Sxのう ちの1つ) 、走査線Gj (G1~Gyのうちの1つ) 及 び電源線Vi (V1~Vxのうちの1つ)を有してい

【0067】また画素101は、トランジスタTr1 (第1電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2 (第2電流制御用トランジス タまたは第2のトランジスタ)、トランジスタTr3 タ) . トランジスタTr4 (第1スイッチング用トラン ジスタまたは第4のトランジスタ). トランジスタTェ 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ)、OLED104及び保持容量105を少な くとも有している。

【0068】トランジスタTr4とトランジスタTr5 のゲート電極は、共に走査線Giに接続されている。 【0069】トランジスタTェ4のソース領域とドレイ ン循域は、一方は信号線Siに、もう一方はトランジス トランジスタTェ5のソース領域とドレイン領域は、一 方はトランジスタTr1のドレイン領域に、もう一方は トランジスタTr3のゲート電極に接続されている。 【0070】トランジスタTr1とトランジスタTr2 のゲート電極は互いに接続されている。また、トランジ スタTr1とトランジスタTr2のソース領域は、共に

【0071】トランジスタTr2は、ゲート電極とドレ イン領域が接続されており、なおかつドレイン領域はト ランジスタTr3のソース領域に接続されている。

電源線Viに接続されている。

【0072】トランジスタTr3のドレイン領域は、O LED104が有する画素電極に接続されている。電源 線Viの電位(電源電位)は一定の高さに保たれてい る。また対向電極の電位も、一定の高さに保たれてい

【0073】なお、トランジスタTェ4とトランジスタ Tェ5は、 n チャネル型トランジスタと n チャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r 4 とトランジスタT r 5 の極性は同じである。

r3はnチャネル型トランジスタとpチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTェ Tr2及びTr3の極性は同じである。そして、陽 極を画素電極として用い、陰極を対向電極として用いる 場合、トランジスタTr1、Tr2及びTr3はpチャ ネル型トランジスタである。逆に、陽極を対向電極とし て用い、陰極を画素電極として用いる場合、Tr1、T r 2 B TKT r 3 は n チャネル型 トランジスタである。 【0075】保持容量105はトランジスタTr3のゲ

20

10 一ト電極と電源線Viとの間に形成されている。保持容 量105はトランジスタTr3のゲート電圧をより確実 に維持するために設けられているが、必ずしも設ける必 要はない。

【0076】また、トランジスタTr1及びTr2のゲ ート電極と電源線の間に保持容量を形成し、トランジス タTェ1及びTェ2のゲート電圧をより確実に維持する ようにしても良い。

【0077】図7に示した画素を有する発光装置の動作 は、図2に示した画素の場合と同様に、書き込み期間丁 (第3電流制御用トランジスタまたは第3のトランジス 20 aと表示期間Tdとに分けて説明することが可能であ る。そして書き込み期間Taと表示期間Tdにおける面 素の動作は、図2に示した画素の場合と同じであり、実 施の形能1の図3及び図4における説明を参照すること ができるので、ここでは説明を省略する。

> 【0078】 (実施の形態3) 本実施の形態では、図1 に示した画素101の、図2、図7とは異なる構成につ いて説明する。

【0079】図8に本実施の形態の画素の構成を示す。 図8に示す画表101は、信号絵Si(S1~Sxのう タTr1のドレイン領域に接続されている。また、また 30 ちの1つ)、走査線 $Gi(G1\sim Gy$ のうちの1つ)及 び電源線Vi (V1~Vxのうちの1つ)を有してい

> 【0080】また画素101は、トランジスタTr1 (第1電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2 (第2電流制御用トランジス タまたは第2のトランジスタ)、トランジスタTr3 (第3電流制御用トランジスタまたは第3のトランジス タ) トランジスタTr4 (第1スイッチング用トラン ジスタまたは第4のトランジスタ)、トランジスタTr 40 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ)、OLED104及び保持容量105を少な くとも有している。

【0081】トランジスタTr4とトランジスタTr5 のゲート電極は、共に走査線Gjに接続されている。 【0082】トランジスタTr4のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス タTェ3のゲート電極に接続されている。また、またト ランジスタTr5のソース領域とドレイン領域は、一方 はトランジスタTr3のゲート電極に、 もう一方はトラ 【0074】また、トランジスタTr1、Tr2及びT 50 ンジスタTr1のドレイン領域に接続されている。

【0083】トランジスタTr1とトランジスタTr2 のゲート電極は互いに接続されている。また、トランジ スタTr1とトランジスタTr2のソース領域は、共に 電源線Viに接続されている。

【0084】トランジスタTr2は、ゲート電極とドレ イン領域が接続されており、なおかつドレイン領域はト ランジスタTェ3のソース領域に接続されている。 【0085】トランジスタTr3のドレイン領域は、O LED104が有する画素電極に接続されている。電源 線Viの電位(電源電位)は一定の高さに保たれてい る。また対向電極の電位も、一定の高さに保たれてい

【0086】なお、トランジスタTr4とトランジスタ Tr5は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r 4 とトランジスタTr 5 の極性は同じである。

【0087】また、トランジスタTr1、Tr2及びT r 3はnチャネル型トランジスタとpチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTェ 極を画素重極として用い、陰極を対向電極として用いる 場合、トランジスタTr1、Tr2及びTr3はpチャ ネル型トランジスタである。逆に、陽極を対向電極とし て用い、陰極を画素電極として用いる場合、トランジス タTrl、Tr2及びTr3はnチャネル型トランジス タである。

【0088】保持容量105はトランジスタTr3のゲ ート電極と電源線Viとの間に形成されている。保持容 最105はトランジスタTェ3のゲート電極とソース領 城の間の電圧 (ゲート電圧) をより確実に維持するため 30 = 7%、H=2%) を形成した。 に設けられているが、必ずしも設ける必要はない。

【0089】また、トランジスタTr1及びTr2のゲ ート電極と電源線の間に保持容量を形成し、トランジス タTr1及びTr2のゲート電圧をより確実に維持する ようにしても良い。

【0090】図8に示した画素を有する発光装置の動作 は、図2に示した画素の場合と同様に、書き込み期間T aと表示期間Tdとに分けて説明することが可能であ る。そして書き込み期間Taと表示期間Tdにおける画 施の形態1の図3及び図4における説明を参照すること ができるので、ここでは説明を省略する。

[0091]

【実施例】以下に、本発明の実施例について説明する。 【0092】 (実施例1) 本発明の発光装置の作成方法 の一例について、図9~図13を用いて説明する。ここ では代表的に、図2に示した画素のトランジスタTェ 2、Tr3及びTr5と、画素部の周辺に設けられる駆 動部のトランジスタを同時に作製する方法について、 T.

22 びTr4も、トランジスタTr2、Tr3及びTr5の 作製方法に従って作製することが可能である。また、図 7、図8及び図30に示した面素も、本実施例で示した 作製方法を用いて作製することが可能である。

【0093】まず、本実施例ではコーニング社の#70 59ガラスや#1737ガラスなどに代表されるバリウ ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス などのガラスからなる基板900を用いる。なお、基板 900としては、透光性を有する基板であれば限定され 10 ず、石英基板を用いても良い。また、本実施例の処理温 度に耐えうる耐熱性を有するプラスチック基板を用いて

【0094】次いで、図9(A)に示すように、基板9 00上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜 などの絶縁膜から成る下地膜901を形成する。本実施 例では下地膜901として2層構造を用いるが、前配絶 縁膜の単層膜または2層以上積層させた構造を用いても 良い。下地膜901の一層目としては、プラズマCVD 法を用い、SiHa、NHa、及びNoOを反応ガスとし Tr2及びTr3の極性は同じである。そして、幅 20 て成膜される酸化硫化珪素膜901aを10~200n m (好ましくは50~100nm) 形成する。本実施例 では、膜厚50nmの酸化窒化珪素膜901a (組成比 Si=32%, O=27%, N=24%, H=17%) を形成した。次いで、下地膜901の二層目としては、 プラズマCVD法を用い、SiH4、及びN2Oを反応ガ スとして成膜される酸化窒化珪素膜901bを50~2 00nm (好ましくは100~150nm) の厚さに積 層形成する。本実施例では、膜厚100nmの酸化窒化 注素膜901b (組成比Si=32%, O=59%, N

【0095】次いで、下地膜901上に半導体層902

~905を形成する。半導体層902~905は、非晶 質構造を有する半導体膜を公知の手段(スパッタ法、L PCVD法、またはプラズマCVD法等)により成膜し た後、公知の結晶化処理(レーザー結晶化法、熱結晶化 法、またはニッケルなどの触媒を用いた熟結晶化法等) を行って得られた結晶質半導体膜を所望の形状にパター ニングして形成する。この半導体層902~905の厚 さは25~80 nm (好ましくは30~60 nm) の歴 素の動作は、図2に示した画素の場合と同じであり、字 40 さで形成する。結晶質半導体膜の材料に限定はないが。 好ましくは珪素 (シリコン) またはシリコンゲルマニウ ム (SixGe1-x (X=0.0001~0.02))合 金などで形成すると良い。本実施例では、プラズマCV D法を用い、55nmの非晶質珪素膜を成膜した後、ニ ッケルを含む溶液を非晶質珪素膜上に保持させた。この 非品質珪素膜に脱水素化 (500℃、1時間) を行った 後、熱結晶化 (550℃、4時間) を行い、さらに結晶 化を改善するためのレーザーアニール処理を行って結晶 質珪素膜を形成した。そして、この結晶質珪素膜をフォ 程に従って詳細に説明する。なおトランジスタTr1及 50 トリソグラフィ法を用いたパターニング処理によって、

半導体層902~905を形成した。

【0096】また、半導体層902~905を形成した 後、TFTのしきい値を制御するために、半導体層90 2~905に微量な不純物元素(ポロンまたはリン)を ドーピングしてもよい。

【0097】また、レーザー結晶化法で結晶質半導体膜 を作製する場合には、パルス発振型または連続発光型の エキシマレーザーやYAGレーザー、YVO4レーザー を用いることができる。これらのレーザーを用いる場合 には、レーザー発振器から放射されたレーザー光を光学 系で線状に集光し半導体膜に照射する方法を用いると良 い。結晶化の条件は実施者が適宜選択するものである が、エキシマレーザーを用いる場合はパルス発振周波数 300Hzとし、レーザーエネルギー密度を100~4 00mJ/cm²(代表的には200~300mJ/cm 2)とする。また、YAGレーザーを用いる場合にはその 第2高額波を用いパルス発板原波数30~300kHz とし、レーザーエネルギー密度を300~600mJ/ cm2(代表的には350~500m J/cm2)とすると 良い。そして幅100~1000μm、例えば400μ mで線状に集光したレーザー光を基板全面に渡って照射 し、この時の線状レーザー光の重ね合わせ率(オーバー ラップ率)を50~90%として行えばよい。

ート絶縁膜906を形成する。ゲート絶縁膜906はプ ラズマCVD法またはスパッタ法を用い、厚さを40~ 150 nmとして珪素を含む絶繰膜で形成する。 本実施 例では、プラズマCVD法により110nmの厚さで酸 化窒化玤素膜(組成比Si=32%, O=59%, N= 7%、H=2%) で形成した。勿論、ゲート絶縁籐は酸 化窒化珪素膜に限定されるものでなく、他の珪素を含む 絶縁膜を単層または積層構造として用いても良い。 【0099】また、酸化珪素膜を用いる場合には、プラ ズマCVD法でTEOS (Tetraethyl Orthosilicat e) とO2とを混合し、反応圧力40Pa、基板温度30 0~400℃とし、高温波 (13.56MHz) 重力密 度0.5~0.8W/cm²で放電させて形成すること ができる。このようにして作製される酸化珪素酸は、そ の後400~500℃の熱アニールによりゲート絶縁膜 として良好な特性を得ることができる。

【0098】次いで、半導体層902~905を覆うゲ

【0100】そして、ゲート総縁帳906上にゲート電 極を形成するための耐熱性薄電層907を200~40 0nm (好ましくは250~350nm)の厚さで形成 する。耐熱性薄電筒907は甲酸で形成しても良いし、 必要に応じて三腸あるいは三層といった複数の層から成 る積層構造としても良い。耐熱性薄電層にはTa、「 、Wから遅ばれた元素、または前記元素を疲分とする 合金か、前記元素を組み合わせた合金膜が含まれる。こ れらの耐熱性増電層はスパック社やCV (D法で形成され

度を低減させることが好まして、特に酸素濃度に関しては30pm以下とすると良い。本実施例では地膜を300mmの厚をで形成する。V腹はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タッグステン (WFe)を用いて熱CVD法で形成することもできる。いずおにしてもゲールを振をして使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで抵抗衛化を図ることができるが、W中に酸素10などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパック法による場合、純度99.99%または地度99.99%または地度99.99%または地度99.99%または地度99.99%を用い、さらに成験時に気和中からの不純物の混入がないように十分配慮してW展光成することにより、抵抗率9~20μCmを要表することができる。

24

【0101】一方、耐熱性導電層907にTa膜を用い る場合には、同様にスパッタ法で形成することが可能で ある。Ta膜はスパッタガスにArを用いる。また、ス パッタ時のガス中に適量のXeやKrを加えておくと、 20 形成する膜の内部応力を緩和して膜の剝離を防止するこ とができる。α相のTa膜の抵抗率は20μQcm程度 でありゲート電極に使用することができるが、β相のT a 膜の抵抗率は180 μΩ c m程度でありゲート電極と するには不向きであった。TaN膜はα相に近い結晶構 造を持つので、Ta膜の下地にTaN膜を形成すればα 相のTa膜が容易に得られる。また、図示しないが、耐 熱性導電層907の下に2~20nm程度の厚さでリン (P) をドープしたシリコン際を形成しておくことは有 効である。これにより、その上に形成される導電膜の密 30 着性向上と酸化防止を図ると同時に、耐熱性導電屬90 7が微量に含有するアルカリ金属元素が第1の形状のゲ 一ト絶繰離906に拡散するのを防ぐことができる。い ずれにしても、耐熱性導電層907は抵抗率を10~5 0 μ Q c m の範囲ですることが好ましい。

第1のエッチング処理を行う。本実施例ではICPエッ チンヴ装置を用い、エッチング用ガスにC12とCF4を 用い、IP a の圧力で3.2 W/c m²のRF(13.5 40 6MHx)電力を投入してプラズマを形成して行う。基 板側(設計4天テージ)に6224 mW/c m²のRF (13.56MHz)電力を投入し、これにより実質的 に負の自己バイアス電圧が印加される。この条件で映膜 のエッチング速度は約100 nm/m in である。第1

【0102】次に、フォトリソグラフィーの技術を使用

してレジストによるマスク908を形成する。そして、

に負の自己バイアス電圧が同加される。この条件でW膜 のエッチング速度は約100 nm/minである。第1 のエッチング処理はつのエッチング速度を基に収算がちょうどエッチングされる時間を指定し、それよりもエッ チング時間を20%増加させた時間をエッチング時間と した。

れらの耐熱性導電層はスパッタ法やCVD法で形成され 【0103】第1のエッチング処理により第1のテーパるものであり、低抵抗化を図るために含有する不純物濃 50 一形状を有する導電層 909 ~ 913 が形成される。導

電層909~913のテーパー部の角度は15~30° となるように形成される。残渣を残すことなくエッチン グするためには、10~20%程度の割合でエッチング 時間を増加させるオーバーエッチングを施すものとす る。W膜に対する酸化窒化シリコン膜 (ゲート絶縁膜9 06) の選択比は2~4 (代表的には3) であるので、 オーバーエッチング処理により、酸化窒化シリコン膜が 露出した面は20~50nm程度エッチングされる。 (図9 (B))

25

電型の不純物元素を半導体層に添加する。ここでは、n 型を付与する不純物元素添加の工程を行う。第1の形状 の導電層を形成したマスク908をそのまま残し、第1 のテーパー形状を有する導電層909~913をマスク として自己整合的にn型を付与する不純物元素をイオン ドープ法で添加する。n型を付与する不純物元素をゲー ト電極の端部におけるテーパー部とゲート絶縁膜906 とを通して、その下に位置する半導体層に塗するように 添加するためにドーズ量を1×1013~5×1014at om s / c m²とし、加速電圧を80~160 k e V と して行う。n型を付与する不純物元素として15族に属 する元素、典型的にはリン (P) または砒素 (As) を 用いるが、ここではリン (P) を用いた。このようなイ オンドープ法により第1の不純物領域914~917に は1×10²⁰~1×10²¹atomic/cm³の濃度範囲 でn型を付与する不純物元素が添加される。 (図9 (C))

【0105】この工程において、ドーピングの条件によ っては、不締物が第1の形状の遵電層909~913の 下に回りこみ、第1の不純物領域914~917が第1 の形状の導電層909~913と重なることも起こりう

【0106】次に、図9 (D) に示すように第2のエッ チング処理を行う。エッチング処理も同様にICPエッ チング装置により行い、エッチングガスにCF4とC12 の混合ガスを用い、RF電力3、2W/cm²(13.5 6MHz)、バイアス電力45mW/cm²(13.56M Hz)、圧力1、0Paでエッチングを行う。この条件 で形成される第2の形状を有する導電層918~922 端部から内側にむかって徐々に厚さが増加するテーパー 形状となる。第1のエッチング処理と比較して基板側に 印加するバイアス電力を低くした分等方性エッチングの 割合が多くなり、テーパー部の角度は30~60°とな る。マスク908はエッチングされて端部が削れ、マス ク923となる。また、図9 (D) の工程において、ゲ ート絶縁膜906の表面が40nm程度エッチングされ る。

【0107】そして、第1のドーピング処理よりもドー ズ量を下げ高加速電圧の条件でn型を付与する不純物元 50

素をドーピングする。例えば、加速電圧を70~120 $k \in V$ とし、 $1 \times 10^{13} / cm^2$ のドーズ量で行い、不 純物濃度が大きくなった第1の不純物領域924~92 7と、前記第1の不純物領域924~927に接する第 2の不純物領域928~931とを形成する。この工程 において、ドーピングの条件によっては、不純物が第2 の形状の導電層918~922の下に回りこみ、第2の 不練物領域928~931が第2の形状の運電層918 ~922と重なることも起こりうる。第2の不純物領域

26

【0104】そして、第1のドービング処理を行い一導 10 における不純物濃度は、 $1 \times 10^{16} \sim 1 \times 10^{18}$ a t o m s / c m³となるようにする。(図10(A)) 【0108】そして、(図10(B))に示すように、 pチャネル型TFTを形成する半導体層902、905 に一導電型とは逆の導電型の不純物領域933(933 a、933b) 及び934 (934a、934b) を形 成する。この場合も第2の形状の導電層918、92 1、922をマスクとしてp型を付与する不純物元素を 添加し、自己整合的に不純物領域を形成する。このと き、nチャネル型TFTを形成する半導体層903、9 20 04は、レジストのマスク932を形成し全面を被覆し ておく。ここで形成される不純物領域933、934は ジボラン(BoHe)を用いたイオンドープ法で形成す る。不純物領域933、934のp型を付与する不純物 元素の濃度は、2×10²⁰~2×10²¹a t om s/c m3となるようにする。

【0109】しかしながら、この不純物領域933、9 3 4 は詳細には n 型を付与する不純物元素を含有する 2 つの領域に分けて見ることができる。第3の不純物領域 933a, 934a tt 1 × 1020~1 × 1021 a tom s/cm3の濃度でn型を付与する不純物元素を含み、 第4の不純物領域933b、934bは1×10¹⁷~1 ×10²⁰a t om s/cm³の濃度でn型を付与する不 純物元素を含んでいる。しかし、これらの不純物領域9 33b、934bのp型を付与する不純物元素の濃度を 1×10¹⁹a toms/cm³以上となるようにし、第 3の不純物領域933a、934aにおいては、p型を 付与する不純物元素の濃度をn型を付与する不純物元素 の濃度の1、5から3倍となるようにすることにより、 第3の不純物領域でpチャネル型TFTのソース領域お が形成される。その端部にはテーパー部が形成され、該 40 よびドレイン領域として機能するために何ら問題は生じ ない。

> 【0110】その後、図10 (C) に示すように、第2 の形状を有する導電層918~922およびゲート絶縁 膜906上に第1の層間絶縁膜937を形成する。第1 の層間絶縁膜937は酸化シリコン膜、酸化室化シリコ ン膜、窒化シリコン膜、またはこれらを組み合わせた積 層膜で形成すれば良い。いずれにしても第1の層間絶縁 膜937は無機絶縁物材料から形成する。第1の層間絶 縁膜937の膜厚は100~200mとする。第1の層 間絶縁膜937として酸化シリコン膜を用いる場合に

は、プラズマCVD法でTEOSとO2とを混合し、反 応圧力40Pa、基板温度300~400℃とし、高周 波 (13.56 Miz) 電力密度 O.5~O.8 W/cm²で放 電させて形成することができる。また、第1の層間絶縁 膜937として酸化室化シリコン膜を用いる場合には、 プラズマCVD法でSiHa、NoO、NHaから作製さ れる酸化窒化シリコン膜、またはSiH4、NoOから作 製される酸化変化シリコン膜で形成すれば良い。この場 合の作製条件は反応圧力20~200Pa、基板温度3 00~400℃とし、高周波 (60MHz) 電力密度0. 1~1. OW/cm²で形成することができる。また、第1 の層間絶縁膜937としてSiH₄、N₂O、H₂から作 製される酸化窒化水素化シリコン膜を適用しても良い。 窒化シリコン膜も同様にプラズマCVD法でSiH4、 NH3から作製することが可能である。

【0111】そして、それぞれの濃度で添加されたn型 またはn型を付与する不純物元素を活性化する工程を行 う。この工程はファーネスアニール炉を用いる熱アニー ル法で行う。その他に、レーザーアニール法、またはラ ピッドサーマルアニール法 (RTA法) を適用すること 20 とによりコンタクトホールを形成することができる。 ができる。熱アニール法では酸素濃度が1ppm以下、 好ましくは0.1ppm以下の窒素雰囲気中で400~ 700℃、代表的には500~600℃で行うものであ り、本実施例では550℃で4時間の熱処理を行った。 また、基板900に耐熱温度が低いプラスチック基板を 用いる場合にはレーザーアニール法を適用することが好 ましい。

【0112】活性化の工程に続いて、雰囲気ガスを変化 させ、3~100%の水素を含む雰囲気中で、300~ 素化する工程を行う。この工程は熱的に励起された水素 により半導体層にある10¹⁶~10¹⁸/cm³のダングリン グボンドを終端する工程である。水素化の他の手段とし て、プラズマ水素化 (プラズマにより励起された水素を 用いる)を行っても良い。いずれにしても、半導体層9 02~905中の欠陥密度を10¹⁶/cm³以下とすること が望ましく、そのために水素を0.01~0.1atomic %程度付与すれば良い。

【0113】そして、有機絶縁物材料からなる第2の層 する。有機樹脂材料としては、ポリイミド、アクリル、 ポリアミド、ポリイミドアミド、BCB (ベンゾシクロ プテン) 等を使用することができる。例えば、基板に塗 布後、熱重合するタイプのポリイミドを用いる場合に は、クリーンオーブンで300℃で焼成して形成する。 また、アクリルを用いる場合には、2液性のものを用 い、主材と硬化剤を混合した後、スピナーを用いて基板 全面に塗布した後、ホットプレートで80℃で60秒の 予備加熱を行い、さらにクリーンオープンで250℃で 60分焼成して形成することができる。

【0114】このように、第2の層間絶縁膜939を有 機絶縁物材料で形成することにより、表面を良好に平坦 化させることができる。また、有機樹脂材料は一般に誘 重率が低いので、寄生容量を低減できる。しかし、吸湿 性があり保護膜としては適さないので、本実施例のよう に、第1の層間絶縁膜937として形成した酸化シリコ ン膜、酸化室化シリコン膜、窒化シリコン膜などと組み 合わせて用いると良い。

【0115】その後、所定のパターンのレジストマスク 10 を形成し、それぞれの半導体層に形成されソース領域ま たはドレイン領域とする不純物領域に達するコンタクト ホールを形成する。コンタクトホールはドライエッチン グ法で形成する。この場合、エッチングガスにCF4、 O2、Heの混合ガスを用い有機樹脂材料から成る第2 の層間絶縁膜939をまずエッチングし、その後、続い てエッチングガスをCF4、O2として第1の層間絶縁膜 937をエッチングする。さらに、半導体層との選択比 を高めるために、エッチングガスをCHF3に切り替え て第3の形状のゲート絶縁膜906をエッチングするこ

【0116】そして、導電性の金属膜をスパッタ法や真 空蒸着法で形成し、マスクでパターニングし、その後エ ッチングすることで、不純物領域に達する接続配線94 0~947を形成する。図示していないが、本実施例で はこの接続配線を、膜厚50nmのTi膜と、膜厚50 Onmの合金膜(AlとTiとの合金膜)との積層膜で 形成した。

【0117】次いで、その上に透明導電纜を80~12 Onmの厚さで形成し、パターニングすることによって画 450℃で1~12時間の熱処理を行い、半導体層を水 30 素電極948を形成する(図11(A))。なお、本実 施例では、透明電極として酸化インジウム・スズ(IT O) 膜や酸化インジウムに2~20[%]の酸化亜鉛(2 n O) を混合した透明導電膜を用いる。

> 【0118】また、画素電極948は、接続配線946 と接して重ねて形成することによってトランジスタTr 2のドレイン領域と電気的な接続が形成される。

【0119】図12に、図11(A)の工程まで終了し た時点での、画素の上面図を示す。なお、配線の位置や 半導体層の位置を明確にするために、絶縁膜や層間絶縁 間絶緑膜 9 3 9 を 1 、0 ~ 2 、0 u m の平均膜原で形成 40 膜は省略した。図 1 2 の A ~ A 'における衡面図が、図

11 (A) のA-A'に示した部分に相当する。

【0120】図13に、図12のB-B'における断面 図を示す。トランジスタTF4は、走杏線974の一部 であるゲート電極975を有しており、ゲート電極97 5はトランジスタTr5のゲート電板920とも接続さ れている。また、トランジスタTr4の半導体層の不純 物領域 9 7 7 は、一方は信号線 S i として機能する接続 配線942に接続され、もう一方は、接続配線971に 接続されている。

50 【0121】トランジスタTr1は、ゲート電極976

を有しており、ゲート電極976はトランジスタTr2 のゲート電極922とも接続されている。また、トラン ジスタTェ1の半導体層の不純物領域978は、一方は 接続配線971に接続され、もう一方は、電源線Viと して機能する接続配線943に接続されている。

- 【0122】接続配線943は、トランジスタTr2と トランジスタTr3の共通の不純物領域934aと、ト ランジスタTr2のゲート電極922とに接続されてい
- 【0123】また、970は保持容量であり、半導体層 10 マリン6を約1%添加している。 972と、ゲート絶縁膜906と、容量配線973を有 している。半導体層972が有する不純物領域979 は、電源線として機能する接続配線947に接続されて いる。
- 【0124】次に、図11 (B) に示すように、画素電 極948に対応する位置に関口部を有する第3の層間絶 緑膜949を形成する。第3の層間絶縁膜949は絶縁 性を有していて、バンクとして機能し、隣接する画素の 有機発光層を分離する役割を有している。本実施例では レジストを用いて第3の層間絶縁膜949を形成する。 【0125】本実施例では、第3の層間絶縁膜949の 厚さを1 μ m程度とし、開口部は画素電極948に近く なればなるほど広くなる、所謂逆テーパー状になるよう に形成する。これはレジストを成膜した後、開口部を形 成しようとする部分以外をマスクで覆い、UV光を照射 して露光し、露光された部分を現像液で除去することに
- 【0126】本実施例のように、第3の層間絶殺膜94 9を逆テーパー状にすることで、後の工程において有機 発光層を成膜した時に、隣り合う画素同士で有機発光層 30 EDに相当する。 が分断されるため、有機発光層と、第3の層間絶縁膜9 49の熱膨帯係数が異なっていても、有機発光層がひび 割れたり、剥離したりするのを抑えることができる。

よって形成される。

- 【0127】なお、本事施例においては、第3の履間絶 経障としてレジストでなる障を用いているが、場合によ っては、ポリイミド、ポリアミド、アクリル、BCB (ベンゾシクロブテン)、酸化珪素膜等を用いることも できる。第3の層間絶縁膜949は絶縁性を有する物質 であれば、有機物と無機物のどちらでも良い。
- 成し、更に蒸着法により陰極 (MgAg電極) 951お よび保護電極952を形成する。このとき有機発光層9 50及び陰極951を形成するに先立って画素電極94 8に対して熱処理を施し、水分を完全に除去しておくこ とが望ましい。なお、本実施例ではOLEDの陰極とし てMgAg電極を用いるが、公知の他の材料であっても 良い。
- 【0129】なお、有機発光層950としては、公知の 材料を用いることができる。本実施例では正孔輸送層 (Hole transporting layer) 及び発光層 (Emitting la 50 る。

- yer) でなる2層構造を有機発光層とするが、正孔注入 層、電子注入層若しくは電子輸送層のいずれかを設ける 場合もある。このように組み合わせは既に様々な例が報 告されており、そのいずれの構成を用いても構わない。
- 【0130】本実施例では正孔輸送層としてポリフェニ レンビニレンを蒸着法により形成する。また、発光層と しては、ポリビニルカルバゾールに1、3、4-オキサ ジアゾール誘導体のPBDを30~40%分子分散させ たものを蒸着法により形成し、緑色の発光中心としてク
- 【0131】また、保護電極952でも有機発光層95 0を水分や酸素から保護することは可能であるが、さら に好ましくは保護膜953を設けると良い。本実施例で は保護膜953として300nm厚の窒化珪素膜を設け る。この保護際も保護電極952の後に大気解放しない で連続的に形成しても構わない。
- 【0132】また、保護雷極952は跨極951の劣化 を防ぐために設けられ、アルミニウムを主成分とする金 属膜が代表的である。勿論、他の材料でも良い。また、
- 20 有機発光層950、陰極951は非常に水分に弱いの で、保護電極952までを大気解放しないで連続的に形 成し、外気から有機発光層を保護することが望ましい。 【0133】なお、有機発光層950の膜厚は10~4 00[nm] (典型的には60~150[nm])、陰極951 の厚さは80~200[nm] (典型的には100~150
 - 【0134】こうして図11(B)に示すような構造の 発光装置が完成する。なお、画素電極948、有機発光 層950、陰極951の重なっている部分954がOL

[nm]) とすれば良い。

- 【0135】 pチャネル型TFT960及びnチャネル 型TFT961は駆動回路が有するTFTであり、CM OSを形成している。トランジスタTェ 2及びトランジ スタTr5は画素部が有するTFTであり、駆動回路の TFTと画素部のTFTとは同一基板上に形成すること ができる。
- 【0136】なお、OLEDを用いた発光装置の場合、 駆動回路の電源の電圧が5~6 V程度、最大でも10 V 程度で十分なので、TFTにおいてホットエレクトロン 【0128】次に、有機発光層950を蒸着法により形 40 による劣化があまり問題にならない。また駅動回路を高 速で動作させる必要があるので、TFTのゲート容量は 小さいほうが好ましい。よって、本実施例のように、O LEDを用いた発光装置の駆動回路では、TFTの半導 体層が有する第2の不練物領域929と、第4の不練物 領域933bとが、それぞれゲート電極918、919 と重ならない構成にするのが好ましい。
 - 【0137】本発明の発光装置の作製方法は、本実施例 において説明した作製方法に限定されない。本発明の発 光装置は公知の方法を用いて作成することが可能であ

【0138】 (事施例2) 本事施例では、実施例1とは 異なる発光装置の作製方法について説明する。

- 【0139】第2の層間絶縁膜939を形成するまでの 工程は、実施例5と同じである。図14 (A) に示すよ うに、第2の層間絶縁膜939を形成した後、第2の層 間絶縁膜939に接するように、パッシベーション膜9 39を形成する。
- 【0140】バッシベーション膜939は、第2の層間 絶縁膜939に含まれる水分が、画素電極948や、第 るのを防ぐのに効果的である。第2の層間絶縁膜939 が有機樹脂材料を有している場合、有機樹脂材料は水分 を多く含むため、パッシベーション膜939を設けるこ とは特に有効である。
- 【0141】本実施例では、パッシベーション膜939 として、窒化珪素膜を用いた。
- 【0142】その後、所定のパターンのレジストマスク を形成し、それぞれの半導体層に形成されソース領域ま たはドレイン領域とする不純物領域に達するコンタクト グ法で形成する。この場合、エッチングガスにCF4、 O2、Heの混合ガスを用い有機樹脂材料から成る第2 の層間絶縁膜939をまずエッチングし、その後、続い
- てエッチングガスをCF4、Ooとして第1の層間絶縁膜 937をエッチングする。さらに、半導体層との選択比 を高めるために、エッチングガスをCHFaに切り替え て第3の形状のゲート絶縁膜906をエッチングするこ とによりコンタクトホールを形成することができる。
- 【0143】そして、溥電性の金属膜をスパッタ法や真 空蒸着法で形成し、マスクでパターニングし、その後エ 30 レンビニレンを蒸着法により形成する。また、発光層と ッチングすることで、接続配線940~947を形成す る。図示していないが、本実施例ではこの配線を、障厚 50nmのTi膜と、膜厚500nmの合金膜 (A1と Tiとの合金膜)との積層膜で形成した。
- 【0144】次いで、その上に透明連重障を80~12 Onmの厚さで形成し、パターニングすることによって画 素電極948を形成する(図14(A))。なお、本実 施例では、透明電極として酸化インジウム・スズ (IT (2) 膜や酸化インジウムに2~20[%]の酸化亜鉛(2) nO)を混合した透明導電膜を用いる。
- 【0145】また、画素電極948は、接続配線946 と接して重ねて形成することによってトランジスタTェ 2のドレイン領域と電気的な接続が形成される。
- 【0146】次に、図14(B)に示すように、画書賞 極948に対応する位置に開口部を有する第3の展問絶 緑膜982を形成する。本実施例では、開口部を形成す る際、ウエットエッチング法を用いることでテーパー形 状の側壁とした。実施例1に示した場合と異なり、第3 の層間絶縁膜982上に形成される有機発光層は分断さ れないため、開口部の側壁が十分になだらかでないと段 50 [nm])とすれば良い。

- 差に起因する有機発光層の劣化が顕著な問題となってし まうため、注意が必要である。
- 【0147】なお、本実施例においては、第3の層間絶 縁膜982として酸化珪素でなる膜を用いているが、場 合によっては、ポリイミド、ポリアミド、アクリル、B CB (ベンゾシクロブテン) といった有機樹脂膜を用い ることもできる。
- 【0148】そして、第3の層間絶縁膜982上に有機 発光層950を形成する前に、第3の層間絶縁膜982 3の層間絶縁膜982を介して、有機発光層950に入 10 の表面にアルゴンを用いたブラズマ処理を施し、第3の 層間絶縁膜982の表面を緻密化しておくのが好まし
 - い。上記構成によって、第3の層間絶縁膜982から有 機発光層950に水分が入るのを防ぐことができる。
 - 【0149】次に、有機発光層950を蒸着法により形 成し、更に蒸着法により陰極 (MgAg電極) 951お よび保護電極952を形成する。このとき有機発光層9 50及び除極951を形成するに先立って両署重極94 8に対して熱処理を施し、水分を完全に除去しておくこ とが望ましい。なお、本実施例ではOLEDの陰極とし
- ホールを形成する。コンタクトホールはドライエッチン 20 てMgAg電極を用いるが、公知の他の材料であっても
 - 【0150】なお、有機発光層950としては、公知の 材料を用いることができる。本実施例では正孔輸送層 (Hole transporting layer) 及び発光層 (Emitting la ver) でなる2層構造を有機発光層とするが、正孔注入 層、電子注入層若しくは電子輸送層のいずれかを設ける 場合もある。このように組み合わせは既に様々な例が報 告されており、そのいずれの構成を用いても構わない。 【0151】本実施例では正孔輸送層としてポリフェニ
 - しては、ポリビニルカルパゾールに1,3,4-オキサ ジアゾール誘導体のPBDを30~40%分子分散させ たものを蒸着法により形成し、緑色の発光中心としてク マリン6を約1%添加している。
 - 【0152】また、保護電極952でも有機発光層95 0を水分や酸素から保護することは可能であるが、さら に好ましくは保護際953を設けると良い。本実施例で は保護膜953として300nm厚の窒化珪素膜を設け る。この保護機も保護電極952の後に大気解放しない 40 で連続的に形成しても構わない。
 - 【0153】また、保護重極952は降極951の劣化 を防ぐために設けられ、アルミニウムを主成分とする金 **鳳膜が代表的である。勿論、他の材料でも良い。また、** 有機発光層950、除極951は非常に水分に弱いの で、保護電極952までを大気解放しないで連続的に形
 - 成し、外気から有機発光層を保護することが望ましい。 【0154】なお、有機発光層950の膜厚は10~4 00[nm] (典型的には60~150[nm])、陰極951 の厚さは80~200[nm] (典型的には100~150

- 【0155】こうして図14 (B) に示すような構造の 発光装置が完成する。なお、両装電板948、有機発光 層950、陰極951の重なっている部分954がOL EDに相当する。
- 【0156】 pチャネル型TFT960及びnチャネル 型TFT961は駆動回路が有するTFTであり、CM OSを形成している。トランジスタTr2、Tr3、T r5は画素部が有するTFTであり、駆動回路のTFT と画素部のTFTとは同一基板上に形成することができ
- 【0157】本発明の発光装置の作製方法は、本実施例 において説明した作製方法に限定されない。本発明の発 光装置は公知の方法を用いて作成することが可能であ る。
- 【0158】 (実施例3) 本実施例では、図7に示した 画素の上面図について説明する。図15に本実施例の画 素の上面図を示す。なお、層間絶縁膜やゲート絶縁膜な どの各種絶縁膜は、配線や半導体層の位置を明確にする ために省略した。また、同じ層に形成される配線は同じ ハッチで示す。さらに、図15は、画素電極を形成した 20 【0167】 (実施例4) 本実施例では、図8に示した 後で、なおかつ有機発光層を形成する前の画素の上面図 に相当する。
- 【0159】図15に示す画素は、走査線211と、信 号線210と、電源線217を1つづつ有している。そ して、走査線211の一部212、213は、それぞれ トランジスタTr4と、トランジスタTr5のゲート電 極に相当する。
- 【0160】トランジスタTr4のソース領域とドレイ ン領域は、一方は信号線210に接続されており、もう レイン領域に接続されている。また、トランジスタTェ 5のソース領域とドレイン領域は、一方は接続配線21 5を介してトランジスタTr1のドレイン領域に接続さ れており、もう一方は接続配線214を介して容量配線 216に接続されている。
- 【0161】トランジスタTr1のゲート電極219及 びトランジスタTr2のゲート電極220は互いに接続 されている。そしてトランジスタTr1及びTr2のゲ 一ト電極219及び220は、接続配線221を介し て、トランジスタTr2のドレイン領域に接続されてい 40 れている。
- 5.
- 【0162】トランジスタTг1のソース領域は電源線 217に接続されている。また、トランジスタTr2の ソース領域は電源線217に接続されている。
- 【0163】容量配線216の一部218は、トランジ スタTェ3のゲート電極に相当する。トランジスタTェ 3のソース領域とドレイン領域は、一方はトランジスタ Tr2のドレイン領域に、もう一方は接続配線222を 介して画素電極223に接続されている。

- であり、保持容量を形成するための活性層224上に は、ゲート絶縁膜(図示せず)を間に挟んで容量配線2 16が形成されている。この、保持容量を形成するため の活性層219と、ゲート絶縁膜と、容量配線216が 重なっている部分が、保持容量205に相当する。な お、容量配線216上には、間に層間絶縁膜(図示せ ず)を挟んで、電源線217が形成されている。この容 量配線216と、層間絶縁膜と、電源線217が重なる 部分に形成される容量を保持容量205として用いても 10 良い。
 - 【0165】この電源線217の上を、各画素を区切る 隔壁 (バンク) の下に形成することによって、開口率を 落とすことなく保持容量および重源線を形成することが できる。
 - 【0166】本実施例で示した画素の上面図は、本発明 の構成のほんの一例に過ぎず、図7に示した画素の上面 図は、本実施例で示した構成に限定されない。なお本実 施例は、実施例1または2と自由に組み合わせて実施す ることが可能である。
- 画素の上面図について説明する。図16に本実施例の画 素の上面図を示す。なお、層間絶縁膜やゲート絶縁膜な どの各種絶縁膜は、配線や半導体層の位置を明確にする ために省略した。また、同じ層に形成される配線は同じ ハッチで示す。さらに、図16は、画楽電極を形成した 後で、なおかつ有機発光層を形成する前の画素の上面図 に相当する。
- 【0168】図16に示す画素は、走査線311と、信 号線310と、電源線317を1つづつ有している。そ 一方は接続配線215を介してトランジスタTr1のド 30 して、走査線311の一部312、313は、それぞれ トランジスタTr4と、トランジスタTr5のゲート電 極に相当する.
 - 【0169】トランジスタTr4のソース領域とドレイ ン領域は、一方は信号線310に接続されており、もう 一方は接続配線315を介して、容量配線316に接続 されている。また、トランジスタTr5のソース領域と ドレイン領域は、一方は接続配線314を介してトラン ジスタTr1のドレイン領域に接続されており、もう一 方は接続配線315を介して、容量配線316に接続さ
 - 【0170】トランジスタTrlのゲート電極319及 びトランジスタTr2のゲート電極320は互いに接続 されている。そしてトランジスタTェ1及びTェ2のゲ 一ト電極319及び320は、接続配線321を介し て、トランジスタTr2のドレイン領域に接続されてい
 - 【0171】トランジスタTェ1のソース領域は電源線 317に接続されている。また、トランジスタTг2の ソース領域は電源線317に接続されている。
- 【0164】224は保持容量を形成するための活性層 50 【0172】容量配線316の一部318は、トランジ

るようにする。

スタTF3のゲート電極に相当する。トランジスタTF 3のソース領域とドレイン領域は、一方はトランジスタ Tr2のドレイン領域に、もう一方は接続配線322を 介して画素電極323に接続されている。

【0173】324は保持容量を形成するための活性層 であり、保持容量を形成するための活性層324上に は、ゲート絶縁膜(図示せず)を間に挟んで容量配線3 16が形成されている。この、保持容量を形成するため の活性層319と、ゲート絶縁膜と、容量配線316が 重なっている部分が、保持容量305に相当する。な お、容量配線316上には、間に層間絶縁膜(図示せ ず)を挟んで、電源線317が形成されている。この容 量配線316と、層間絶縁膜と、電源線317が重なる 部分に形成される容量を保持容量305として用いても 良い.

【0174】本実施例で示した画素の上面図は、本発明 の構成のほんの一例に過ぎず、図8に示した画表の上面 図は、本実施例で示した構成に限定されない。なお本実 施例は、実施例1または2と自由に組み合わせて実施す ることが可能である。

【0175】 (実施例5) 本実施例では、実施例1とは 異なる構成の発光装置について説明する。

【0176】図27に、本実施例の発光装置の画素部の 断面図を示す。図27に示す発光装置は、赤色用の画素 (R用画素) 800r、緑色用の画素 (G用画素) 80 0g、青色用の画素 (B用画素) 800bを有してい る。なお、本実施例の構成はカラー表示の発光装置だけ ではなく、モノクロの画像を表示するための発光装置に も用いることが可能である。

【0177】各色の画素には、基板830上にトランジ 30 ィング法を用いて形成する場合について説明する。 スタT r 2及びT r 3が形成されている。なお本発明の 発光装置では、各画素に少なくともトランジスタTr 1、Tr2、Tr3、Tr4、Tr5が形成されている が、図27では特にトランジスタTr2のみ示す。

【0178】画素電極802r、802g、802b (全てあわせて面素電極802とする)は、ゲート絶縁 膜811、層間絶縁膜807に形成されたコンタクトホ ールを介して、各トランジスタTr3のドレイン領域 R 09r、809g、809bにそれぞれ接続されてい

【0179】本実施例において画素電極は陰極であり、 光は透過しない。本実施例ではOLEDの陰極としてM gAg電極を用いるが、公知の他の材料であっても良 ٧١.

【0180】そして、画素電極802r、802g、8 02b及び層間絶縁膜807を覆って、画素電極802 r. 802g. 802bと重なる位置に関ロ部850を 有する層間絶縁膜805が形成される。本実施例におい ては、陽間絶縁膜805として酸化珪素でなる膜を用い ているが、場合によっては、ポリイミド、ポリアミド、

アクリル、BCB (ベンゾシクロブテン) といった有機 樹脂醇を用いることもできる。

【0181】次に層間絶縁膜805の開口部において、 画書電極802r. 802g. 802bと接するように 有機発光層803r、803g、803b(全てあわせ て有機発光層803とする)を形成する。なおこのとき 有機発光層803r、803g、803bはメタルマス クを用いて、色毎に順に蒸着法を用いて形成する。そし て各有機発光層803r、803g、803bは、蒸着 10 の際、第3の層間絶縁膜805の開口部以外の部分に多 少回り込んで成膜されることも予想されるが、なるべく 第3の屬間絶縁膜805の開口部においてのみ形成され

【0182】そして次に、蒸着法を用いて、層間絶縁膜 805の開口部以外の部分に、金属を有する導電層80 6を形成する。導電層806の材料としては、低い抵抗 の金属であることが望ましい。また、複数の層の導電層 を積層して、1つの導電層として用いても良い。本実施 例では鰯を用いるが、導電層806の材料はこれに限定 20 されず、対向電極よりも抵抗が低い公知の金属材料なら ば用いることが可能である。本実施例では、導電層80 6を形成することで、後に形成される対向電極の抵抗を 低くすることができるので、基板の大型化に適している といえる。

【0183】次に、有機発光層803r、803g、8 03b及び導電層806を獲って、透明導電膜からなる 対向電極804を形成する。本実施例では、透明導電膜 としてITOを用いる。ITOは蒸着法を用いて形成す ることが可能である。本実施例では特にイオンプレーテ

【0184】イオンプレーティング法は、蒸着法に分額 される気相表面処理技術の1つであり、何らかの方法で 蒸発させた蒸着物質を、高周波プラズマあるいは真空放 電でイオン化または励起させ、蒸着させる基板に負電位 を与えることで該イオンを加速し、基板に付着させる方 法である.

【0185】イオンプレーティング法を用いて対向電極 を形成する際の具体的な条件として、0、01~1Pa の不活性ガス雰囲気下において、基板温度を100~3 40 00℃に保って蒸着させることが望ましい。そして70 %以上の焼結密度を有する蒸発源としての ITOを用い ることが望ましい。なお、イオンプレーティング法を用 いる際の最適な条件は、実施者が適宜選択することがで きる。

【0186】また高周波プラズマを用いて蒸着物質をイ オン化または励起することで、より蒸着物質のイオン化 する率または励起する率を高めることができ、なおかつ イオン化または励起された蒸着物質が高いエネルギー状 態にあるので、速い蒸発速度を有したままで酸素との結 50 合を十分に行うことができる。このため、高速度で良質 な膜の形成が可能である。

【0187】本実施例では上記イオンプレーティング法 を用い、透明導電膜からなる対向電極804を80~1 20mmの厚さで形成した。本室施例では、透明電極とし

37

て酸化インジウム・スズ(ITO)膜や酸化インジウム に2~20[%]の酸化亜鉛(ZnO)を混合した透明導 電膜を用いる。

【0188】なお本実施例の対向電極の形成方法は、上 述したイオンプレーティング法に限定されない。ただ し、イオンプレーティング法を用いて形成された膜は密 10 ignals)が入力されている。定電流回路604か 着性が高く、また比較的低い温度でも結晶性の高いIT O膜を成膜することができるので、ITOの抵抗を低く することができ、さらに比較的広い面積における均一な 成膜が可能であり、基板の大型化に適しているといえ

【0189】そして各画素において、R用OLED80 1r、G用OLED801g、B用OLED801bが 完成する。各OLEDは、面素電極802 r 、802

g、802bと、有機発光層803r、803g、80 3 b と、対向電極804とをそれぞれ有している。

【0190】図28に、本実施例のトランジスタが形成 された基板(素子基板)の上面図を示す。基板830 に、面素部831、走査線駆動回路832、信号線駆動 回路833、端子834が形成された状態を示してい る。端子834と各駆動回路、画素部に形成されている 電源線及び対向電極は、引き回し配線835で接続され

ている。 【0191】また、必要に応じてCPU、メモリーなど

を形成した I C チップが C O G (Chip on Glass) 法な どにより妻子基板に実装されていても良い。

【0192】OLEDは導電層806の間に形成され、 その構造は図29に示されている。画素電極802は各 画素に対応する電極であり、導電層806の間に形成さ れている。その上層には有機化合物層803が導電層8 06の間に形成され、複数の画素電極802に渡ってス トライプ状に連続的に形成されている。

【0193】対向電極804は、有機化合物層803及 び運電層806の上層に形成され、かつ間様に運電層8 06と接するように形成されている。

【0194】引き回し配線835は走査線(図示せず) 40 期駆動すると言う。 と同じ層に形成されており、導電層806とは直接接触 していない。そして引き回し配線835と対向電極80 4は重なっている部分においてコンタクトを取ってい

【0195】本実施例の構成は、実施例3または4と自 由に組み合わせて実施することが可能である。

【0196】(実施例6) 本実施例では、本発明のデジ タル駆動法で駆動する発光装置が有する駆動回路(信号 線駆動回路及び走杏線駆動回路)の構成について説明す

る。

【0197】図17に信号線駆動回路601の構成をブ ロック図で示す。602はシフトレジスタ、603は記 億回路A、604は記憶回路B、605は定電流回路で

【0198】シフトレジスタ602にはクロック信号C LKと、スタートパルス信号SPが入力されている。ま た記憶回路A602にはデジタルビデオ信号(Digi tal Video Signals) が入力されてお り、記憶回路B603にはラッチ信号(Latch S ら出力される一定の信号電流 I c は信号線へ入力され

【0199】図18に信号線駆動回路601のより詳し い構成を示す。

【0200】シフトレジスタ602に所定の配線からク ロック信号CLKとスタートパルス信号SPとが入力さ れることによって、タイミング信号が生成される。タイ ミング信号は記憶回路A603が有する複数のラッチA (LATA 1~LATA_x) にそれぞれ入力され

20 る。なおこのときシフトレジスタ602において生成さ れたタイミング信号を、バッファ等で緩衝増幅してか ら、記憶回路A603が有する複数のラッチA(LAT A 1~LATA x) にそれぞれ入力するような構成 にしても良い。

【0201】記憶回路A603にタイミング信号が入力 されると、該タイミング信号に同期して、ビデオ信号線 610に入力される1ビット分のデジタルビデオ信号 が、順に複数のラッチA (LATA_1~LATA_ x) のそれぞれに書き込まれ、保持される。

30 【0202】なお、本実施例では記憶回路A603にデ ジタルビデオ信号を取り込む際に、記憶回路A603が 有する複数のラッチA(LATA_1~LATA_x) に、順にデジタルビデオ信号を入力しているが、本発明 はこの構成に限定されない。記憶回路A603が有する 複数のステージのラッチをいくつかのグループに分け、 各グループごとに並行して同時にデジタルビデオ信号を 入力する、いわゆる分割駆動を行っても良い。なおこの ときのグループの数を分割数と呼ぶ。例えば4つのステ ージごとにラッチをグループに分けた場合、4分割で分

【0203】記憶回路A603の全てのステージのラッ チへの、デジタルビデオ信号の書き込みが一通り終了す るまでの時間を、ライン期間と呼ぶ。実際には、上記ラ イン期間に水平帰線期間が加えられた期間をライン期間 に含むことがある。

【0204】1ライン期間が終了すると、記憶回路B6 04が有する複数のラッチB (LATB_1~LATB __x) に、ラッチ信号線609を介してラッチシグナル (Latch Signal) が供給される。この瞬間、記憶回路A

50 603が有する複数のラッチA (LATA_1~LAT

A x) に保持されているデジタルビデオ信号は、記憶 回路B604が有する複数のラッチB(LATB_1~ LATB_x) に一斉に書き込まれ、保持される。

【0205】デジタルビデオ信号を記憶回路B604に 送出し終えた記憶回路A603には、シフトレジスタ6 02からのタイミング信号に基づき、次の1ビット分の

デジタルビデオ信号の書き込みが順次行われる。 【0206】この2順目の1ライン期間中には、記憶回 路B604に書き込まれ、保持されているデジタルビデ

【0207】定電流回路605は複数の電流設定回路

オ信号が定電流回路605に入力される。

(C1~Cx)を有している。電流設定回路(C1~C x) のそれぞれにデジタルビデオ信号が入力されると、 該デジタルビデオ信号が有する1または0の情報によっ て、信号線に一定の電流 I c が流れるか、または信号線 に電源線V1~Vxの電位が与えられるか、いずれかー 方が選択される。

【0208】図19に電流設定回路C1の具体的な構成 の一例を示す。なお電流設定回路C2~Cxも同じ構成 を有する。

【0209】電流設定回路C1は定電流源631と、4 つのトランスミッションゲートSW1~SW4と、2つ のインバーターInb1、Inb2とを有している。な お、定電流源631が有するトランジスタ650の極性 は、画素が有するトランジスタTr1及びTr2の極性 と同じである。

【0210】記憶回路B604が有するLATB_1か ら出力されたデジタルビデオ信号によって、SW1~S W4のスイッチングが制御される。なおSW1及びSW 3に入力されるデジタルビデオ信号と、SW2及びSW 30 説明する。 4に入力されるデジタルビデオ信号は、Inb1. In b2によって反転している。そのためSW1及びSW3 がオンのときはSW2及びSW4はオフ、SW1及びS W3がオフのときはSW2及びSW4はオンとなってい

【0211】SW1及びSW3がオンのとき、定電流源 631から0ではない所定の値の電流IcがSW1及び SW3を介して信号線S1に入力される。

【0212】逆にSW2及びSW4がオンのときは、定 ドに落とされる。またSW4を介して電源線V1~Vx の重額電位が信号線S1に与えられ、1c=0となる。 【0213】再び図18を参照して、前記の動作が、1 ライン期間内に、定電流回路605が有する全ての電流 設定回路(C1~Cx)において同時に行われる。よっ て、デジタルビデオ信号により、全ての信号線に入力さ れる信号電流!cの値が選択される。

【0214】次に、走査線駆動回路の構成について説明 【0215】図20は走査線駆動回路641の構成を示 50 自由に組み合わせて実施することが可能である。

すブロック図である。

【0216】走査線駆動回路641は、それぞれシフト レジスタ642、バッファ643を有している。また場 合によってはレベルシフタを有していても良い。

40

【0217】走査線駆動回路641において、シフトレ ジスタ642にクロックCLK及びスタートパルス信号 SPが入力されることによって、タイミング信号が生成 される。生成されたタイミング信号はバッファ643に おいて緩衝増幅され、対応する走査線に供給される。

10 【0218】 走査線には、1ライン分の画素の第1スイ ッチング用トランジスタ及び第2スイッチング用トラン ジスタのゲート電極が接続されている。そして、1ライ ン分の画素の第1スイッチング用トランジスタ及び第2 スイッチング用トランジスタを一斉にONにしなくては ならないので、バッファ643は大きな電流を流すこと が可能なものが用いられる。

【0219】本発明において用いられる駆動回路は、本 実施例で示した構成に限定されない。さらに、本実施例 で示した定電流回路は、図19に示した構成に限定され 20 ない。本発明で用いられる定電流回路は、信号電流 I c が取りうる2値のいずれか一方をデジタルビデオ信号に よって選択し、選択された値を有する信号電流を信号線 に流すことができれば、どのような構成を有していても 良い。

【0220】本実施例の構成は、実施例1~5と自由に 組み合わせて実施することが可能である。

(実施例7) 本実施例では、n ビットのデジタルビデオ 信号に対応した本発明の発光装置の駆動法において、サ ブフレーム期間SF1~SFnの出現する順序について

【0221】図21に1フレーム期間において、n個の 書き込み期間 (Tal~Tan) とn個の表示期間 (T d1~Tdn)とが出現するタイミングを示す。機軸は 時間を示しており、縦軸は画素が有する走査線の位置を 示している。各画素の詳しい動作については実施の形骸 を参照すれば良いので、ここでは省略する。

【0222】本実施例の駆動方法では、1フレーム期間 中で1番長い表示期間を有するサブフレーム期間(本実 施例ではSFn)を、1フレーム期間の最初及び最後に 電流源631からの電流1cはSW2を介してグラウン 40 設けない。言い換えると、1フレーム期間中で1番長い 表示期間を有するサブフレーム期間の前後に、同じフレ 一ム期間に含まれる他のサブフレーム期間が出現するよ うな構成にしている。

> 【0223】上記構成によって、中間階間の表示を行っ たときに、隣り合うフレーム期間同士で発光する表示期 間が隣接することによって起きていた表示むらを、人間 の目に認識されずらくすることができる。

> 【0224】なお本実施例の構成は n≥3の場合におい て有効である。また、本実施例は実施例1~実施例6と

【0225】 (実施例8) 本実施例では、本発明の発光 装置を6ビットのデジタルビデオ信号を用いて駆動させ る例について説明する。

【0226】図22に、1フレーム期間において、6個 の書き込み期間(Tal~Ta6)と6個の表示期間 (Td1~Td6)とが出現するタイミングを示す。横 軸は時間を示しており、縦軸は画素が有する走査線の位 置を示している。各画素の詳しい動作については実施の 形態を参照すれば良いので、ここでは省略する。

【0227】6ビットのデジタルビデオ信号を用いた躯 10 ビデオ信号に対応するサブフレーム期間SFnとSF 動する場合、1フレーム期間内に少なくとも6つのサブ フレーム期間SF1~SF6が設けられる。

【0228】サブフレーム期間SF1~SF6は、6ビ ットのデジタル信号の各ビットに対応している。そして サブフレーム期間SF1~SF6は、6個の書き込み期 間(Ta1~Ta6)と、6個の表示期間(Td1~T d 6) とを有している。

【0229】m (mは1~6の任意の数) ビット目に対 応している書き込み期間Tamと表示期間Tdmとを有 するサブフレーム期間はSFmとなる。書き込み期間T 20 $2^0: 2^1: \dots: 2^{n-1}$ を満たす。 amの次には、同じビット数に対応する表示期間、この 場合Tdmが出現する。

【0230】1フレーム期間中に書き込み期間Taと表 示期間Tdとが繰り返し出現することで、1つの画像を 表示することが可能である。

【0231】表示期間SF1~SF6の長さは、SF 1:SF2:…:SF6=20:21:…:25を満た す。

【0232】本発明の駆動方法では、1フレーム期間中 における発光する表示期間の長さの和を制御すること で、階期を表示する。

【0233】なお本実施例の構成は、実施例1~7と自 由に組み合わせて実施することが可能である。

【0234】 (実施例9) 本実施例では、n ビットのデ ジタルビデオ信号を用いた、図6、図21とは異なる駆 動方法の一例について説明する。

【0235】図23に、1フレーム期間において、n+ 1個の書き込み期間 (Tal~Ta(n+1)) とn+ 1個の表示期間 (Td1~Td(n+1)) とが出現す るタイミングを示す。機軸は時間を示しており、縦軸は 40 つかのビットのそれぞれに複数のサブフレーム期間が対 画素が有する走査線の位置を示している。各画素の詳し い動作については実施の形態を参照すれば良いので、こ こでは省略する。

【0236】本実施例ではnビットのデジタルビデオ信 号に対応して、1フレーム期間内にn+1のサプフレー ム期間SF1~SFn+1が設けられる。そしてサブフ レーム期間SF1~SFn+1は、n+1個の書き込み 期間 (Ta1~Ta(n+1)) と、n+1個の表示期 間(Td1~Td(n+1)) とを有している。

42 意の数) と表示期間 T d m とを有するサブフレーム期間 はSFmとなる。書き込み期間Tamの次には、同じビ ット数に対応する表示期間、この場合Tdmが出現す 【0238】サプフレーム期間SF1~SFn-1は、

1~(n-1)ピットのデジタル信号の各ピットに対応 している。サブフレーム期間SFn及びSF (n+1) はnビット目のデジタルビデオ信号に対応している。 【0239】また本実施例では、同じビットのデジタル

(n+1) は連続して出現しない。言い換えると、同じ ビットのデジタルビデオ信号に対応するサブフレーム期 間SFnとSF(n+1)の間に、他のサブフレーム期 間が設けられている。

【0240】1フレーム期間中に書き込み期間Taと表 示期間Tdとが繰り返し出現することで、1つの画像を 表示することが可能である。

【0241】表示期間SF1~SFn+1の長さは、S $F1: SF2: \cdots : (SFn+SF(n+1)) =$

【0242】本発明の駆動方法では、1フレーム期間中 における発光する表示期間の長さの和を制御すること で、階調を表示する。

【0243】本実施例は上記構成によって、中間階調の 表示を行ったときに、隣り合うフレーム期間同士で発光 する表示期間が隣接することによって起きていた表示む らを、図6及び図21の場合に比べて人間の目に認識さ れずらくすることができる。

【0244】なお本実施例では、同じビットに対応する 30 サブフレーム期間が2つある場合について説明したが、 本発明はこれに限定されない。1フレーム期間内に同じ ビットに対応するサブフレーム期間が3つ以上設けられ ていても良い。

【0245】また、本実施例では最上位ピットのデジタ ルビデオ信号に対応するサブフレーム期間を複数設けた が、本発明はこれに限定されない。最上位ピット以外の ビットのデジタルビデオ信号に対応するサブフレーム期 間を複数設けても良い。また、対応するサブフレーム期 間が複数設けられたビットは1つだけに限られず、いく 応するような構成にしても良い。

【0246】なお本実施例の構成はn≥2の場合におい て有効である。また、本実施例は実施例1~8と自由に 組み合わせて実施することが可能である。

【0247】 (実施例10) 本実施例では、アナログ駆 動法で駆動する本発明の発光装置が有する信号線駆動回 路の構成について説明する。なお走査線駆動回路の構成 は、実施例6において示した構成を用いることができる ので、ここでは説明を省略する。

【0237】書き込み期間Tam (mは1~n+1の任 50 【0248】図31 (A) に本実施例の信号線駆動回路

401のブロック図を示す。402はシフトレジスタ、 403はバッファ、404はサンプリング回路、405 は電流変換回路を示している。

【0249】シフトレジスタ402には、クロック信号 (CLK)、スタートパルス信号 (SP) が入力されて いる。シフトレジスタ402にクロック信号(CLK) とスタートパルス信号 (SP) が入力されると、タイミ ング信号が生成される。

【0250】生成されたタイミング信号は、バッファ4 03において増幅または緩衝増幅されて、サンプリング 10 ットされているときに信号線にながれる電流が0に近け 回路404に入力される。なお、バッファの代わりにレ ベルシフタを設けて、タイミング信号を増幅しても良 い。また、バッファとレベルシフタを両方設けていても 良い。

【0251】図31 (B) にサンプリング回路404、 電流変換回路405の具体的な構成を示す。なおサンプ リング回路404は、端子410においてパッファ40 3と接続されている。

【0252】サンプリング回路404には、複数のスイ ッチ411が設けられている。そしてサンプリング回路 20 である。 404には、ビデオ信号線406からアナログビデオ信 号が入力されており、スイッチ411はタイミング信号 に同期して、該アナログビデオ信号をサンプリングし、 後段の電流変換回路405に入力する。なお図31

(B)では、電流変換回路405はサンプリング回路4 04が有するスイッチ411の1つに接続されている電 流変棒回路だけを示しているが、各スイッチ411の後 段に、図31(B)に示したような電流変換回路405 が接続されているものとする。

【0253】なお本実施例では、スイッチ411にトラ 30 Tokyo, 1991) p. 437.) ンジスタを1つだけ用いているが、スイッチ411はタ イミング信号に同期してアナログビデオ信号をサンプリ ングできるスイッチであれば良く、本実施例の構成に限 定されない。

【0254】サンプリングされたアナログビデオ信号 は、電流変換回路405が有する電流出力回路412に 入力される。電流出力回路412は、入力されたビデオ 信号の電圧に見合った値の電流(信号電流)を出力す る。なお図31ではアンプ及びトランジスタを用いて電 流出力回路を形成しているが、本発明はこの構成に限定 40 されず、入力された信号の電圧に見合った値の電流を出 力することができる回路であれば良い。

【0255】該信号電流は、同じく電流変換回路405 が有するリセット回路417に入力される。リセット回 路406は、2つのアナログスイッチ413、414 と、インバーター416と、電源415を有している。 【0256】アナログスイッチ414にはリセット信号 (Res) が入力されており、アナログスイッチ413 には、インバーター416によって反転されたリセット 信号(Res)が入力されている。そしてアナログスイ 50 ッチ413とアナログスイッチ414は、反転したリセ ット信号とリセット信号にそれぞれ同期して動作してお り、一方がオンのとき片一方がオフになっている。

【0257】そして、アナログスイッチ413がオンの ときに信号電流は対応する信号線に入力される。逆に、 アナログスイッチ414がオンのときに電源415の電 位が信号線に与えられ、信号線がリセットされる。な お、電源415の電位は、画素に設けられた電源線の電 位とほぼ同じ高さであることが望ましく、信号線がリセ

【0258】なお信号線は、帰線期間中にリセットする のが望ましい。しかし、画像を表示している期間以外で あるならば、必要に応じて帰線期間以外の期間にリセッ トすることも可能である。

れば近いほど良い。

【0259】なお、本発明の発光装置を駆動する信号線 駆動回路及び走沓線駆動回路は、本実施例で示す構成に 限定されない。 本実施例の構成は、実施例1~実施例9 に示した構成と自由に組み合わせて実施することが可能

【0260】 (実施例11) 本発明において、三重項励 起子からの燐光を発光に利用できる有機発光材料を用い ることで、外部発光量子効率を飛躍的に向上させること ができる。これにより、OLEDの低消費電力化、長寿 命化、および軽量化が可能になる。

【0261】ここで、三重項励起子を利用し、外部発光 量子効率を向上させた報告を示す。(T. Tsutsui, C. Adac hi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub.,

【0262】上記の論文により報告された有機発光材料 (クマリン色素) の分子式を以下に示す。 [0263]

111.11

[O 2 6 4] (M. A. Baldo, D. F. O'Brien, Y. You, A. Shou stikov, S. Sibley, M. E. Thompson, S. R. Forrest, Nature 395 (1998) p. 151.)

【0265】上記の論文により報告された有機発光材料 (Pt 錯体)の分子式を以下に示す。 [0266]

【化2】

I O 2 6 7 I OM, A. Baldo, S. Lamansky, P. E. Burrrows. M. E. Thompson, S. R. Forrest, Appl. Phys. Lett., 75 (199 9) p. 4.) (T. Tsutsui, M. - J. Yang, M. Yahiro, K. Nakamu ra, T. Watanabe, T. tsuji, Y. Fukuda, T. Wakimoto, S. Ma yaguchi, Jpn. Appl. Phys., 38 (12B) (1999) L1502.) 【0268】上記の論文により報告された有機発光材料

(1 r 錯体)の分子式を以下に示す。 [0269] 【化3】

【0270】以上のように三重項励紀子からの熾光発光 を利用できれば原理的には一重項励起子からの蛍光発光 を用いる場合より3~4倍の高い外部発光量子効率の実 30 【0278】そして、両薬電極4203の上には絶縁膜 現が可能となる。

【0271】なお、本実施例の構成は、実施例1~実施 例10のいずれの構成とも自由に組み合わせて実施する ことが可能である。

【0272】 (実施例12) 本実施例では、本発明を用 いて発光装置を作製した例について、図24を用いて説 明する。

【0273】図24は、トランジスタが形成された素子 基板をシーリング材によって封止することによって形成 された発光装置の上面図であり、図24 (B) は、図2 4 (A) のA-A'における断面図、図24 (C) は図 24 (A) のB-B' における断面図である。

【0274】基板4001上に設けられた画素部400 2と、信号線駆動回路4003と、第1及び第2の走査 線駆動回路4004a、 bとを囲むようにして、シール 材4009が設けられている。また画素部4002と、 信号線駆動回路4003と、第1及び第2の走査線駆動 回路4004a、bとの上にシーリング材4008が設 けられている。よって画素部4002と、信号線駆動回 a、bとは、基板4001とシール材4009とシーリ ング材4008とによって、充填材4210で密封され ている。

【0275】また基板4001トに設けられた画素部4 002と、信号線駆動回路4003と、第1及び第2の 走査線駆動回路4004a、 bとは、複数のTFTを有 している。図24 (B) では代表的に、下地膜4010 上に形成された、信号線駆動回路4003に含まれる駆 動TFT(但し、ここではnチャネル型TFTとpチャ 10 ネル型TFTを図示する) 4201及び画素部4002 に含まれる電流制御用TFT (トランジスタTr3) 4 202を図示した。

【0276】本実施例では、駆動TFT4201には公 知の方法で作製されたpチャネル型TFTまたはnチャ ネル型TFTが用いられ、電流制御用TFT4202に は公知の方法で作製されたpチャネル型TFTが用いら れる。また、画客部4002には電流制御用TFT42 02のゲートに接続された保持容量(図示せず)が設け られる。

20 【0277】駆動TFT4201及び電流制御用TFT 4202トには展間絶縁膜(平坦化庫) 4301が形成 され、その上に電流制御用TFT4202のドレインと 震気的に接続する両素質様 (陽極) 4203が形成され る。画素電極4203としては仕事関数の大きい透明導 雲膜が用いられる。 透明道電纜としては、酸化インジウ ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを 用いることができる。また、前記透明導電膜にガリウム を添加したものを用いても良い。

4302が形成され、絶縁膜4302は面素電極420 3の上に開口部が形成されている。この開口部におい て、画素重極4203の上には有機発光層4204が形 成される。有機発光層4204は公知の有機発光材料ま たは無機発光材料を用いることができる。また、有機発 光材料には低分子系 (モノマー系) 材料と高分子系 (ポ リマー系) 材料があるがどちらを用いても良い。

【0279】有機発光層4204の形成方法は公知の薬 着技術もしくは途布法技術を用いれば良い。また、有機 40 発光層の構造は正孔注入層、正孔輸送層、発光層、電子 輸送層または電子注入層を自由に組み合わせて積層構造 または単層構造とすれば良い。

【0280】有機発光層4204の上には遮光性を有す る導電膜 (代表的にはアルミニウム、銅もしくは銀を主 成分とする導雷膜またはそれらと他の導電膜との積層 勝) からなる陰極4205が形成される。また、陰極4 205と有機発光層4204の界面に存在する水分や酸 素は極力排除しておくことが望ましい。従って、有機発 光層4204を窒素または希ガス雰囲気で形成し、酸素 路4003と、第1及び第2の走査線駆動回路4004 50 や水分に触れさせないまま陰極4205を形成するとい 47

った工夫が必要である。本実施例ではマルチチャンバー 方式 (クラスターツール方式) の成膜装置を用いること で上述のような成膜を可能とする。そして陰極4205 は所定の電圧が与えられている。

【0281】以上のようにして、画素電極(陽極) 42 03、有機発光層4204及び陰極4205からなる0 LED4303が形成される。そしてOLED4303 を覆うように、絶縁障4302上に保護障4303が形 成されている。保護膜4303は、OLED4303に 酸素や水分等が入り込むのを防ぐのに効果的である。

【0282】4005aは電源供給線に接続された引き 回し配線であり、電流制御用TFT4202のソース領 域に電気的に接続されている。引き回し配線4005a はシール材4009と基板4001との間を通り、異方 導電性フィルム4300を介してFPC4006が有す るFPC用配線4301に電気的に接続される。

【0283】シーリング材4008としては、ガラス 材、金鳳材(代表的にはステンレス材)、セラミックス 材、プラスチック材 (プラスチックフィルムも含む) を 用いることができる。プラスチック材としては、FRP 20 (Fiberglass-Reinforced P1 astics) 板、PVF (ポリビニルフルオライド) フィルム、マイラーフィルム、ポリエステルフィルムま たはアクリル樹脂フィルムを用いることができる。ま た、アルミニウムホイルをPVFフィルムやマイラーフ ィルムで挟んだ構造のシートを用いることもできる。

【0284】但し、OLEDからの光の放射方向がカバ 一材側に向かう場合にはカバー材は透明でなければなら ない、その場合にけ ガラス板 プラスチック板 ポリ エステルフィルムまたはアクリルフィルムのような透明 30 物質を用いる。

【0285】また、充填材4103としては窒素やアル ゴンなどの不活性な気体の他に、紫外線硬化樹脂または 熱硬化樹脂を用いることができ、PVC (ポリビニルク ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ リコーン樹脂、PVB(ポリビニルブチラル)またはE VA (エチレンビニルアセテート) を用いることができ る。本実施例では充填材として窒素を用いた。

【0286】また充填材4103を吸湿性物質(好まし くは酸化バリウム) もしくは酸素を吸着しうる物質にさ 40 らしておくために、シーリング材4008の基板400 1側の面に凹部4007を設けて吸湿性物質または酸素 を吸着しうる物質4207を配置する。そして、吸湿性 物質または酸素を吸着しうる物質4207が飛び散らな いように、凹部カバー材4208によって吸湿性物質ま たは酸素を吸着しうる物質4207は凹部4007に保 持されている。なお明察カバー材4208は目の細かい メッシュ状になっており、空気や水分は通し、吸湿性物 質または酸素を吸着しうる物質4207は涌さない構成 になっている。吸湿性物質または酸素を吸着しうる物質 50 【0296】トランジスタTr2は、ゲート電極とドレ

4207を設けることで、OLED4303の劣化を抑 制できる。

【0287】図24 (C) に示すように、画素電極42 03が形成されると同時に、引き回し配線4005a上 に接するように導電性膜4203aが形成される。

【0288】また、異方導電性フィルム4300は導電 性フィラー4300aを有している。基板4001とF PC4006とを熱圧着することで、基板4001上の 導電性膜4203aとFPC4006上のFPC用配線 10 4301とが、漢葉性フィラー4300aによって常気 的に接続される。

【0289】本実施例の構成は、実施例1~実施例11 に示した構成と自由に組み合わせて実施することが可能

【0290】 (実施例13) 本実施例では、本発明の発 光装置の画素の構成の、図2、図7及び図8とは異なる 例について説明する。

【0291】図30 (A) に、本実施例の画素の構成を 示す。図30 (A) に示す画素701は、信号線Si (S1~Sxのうちの1つ)、第1走査線Gaj(Ga 1~Gavのうちの1つ)、第2走査線Gbi (Gb1 ~Gbvのうちの1つ) 及び電源線Vi (V1~Vxの うちの1つ)を有している。なお、画素部に設けられる 第1走査線と第2走査線の数は必ずしも同じ数であると は限らない。

【0292】また画素701は、トランジスタTr1 (第1電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2 (第2電流制御用トランジス タまたは第9のトランジスタ) トランジスタTェ3 (第3電流制御用トランジスタまたは第3のトランジス タ)、トランジスタTr4(第1スイッチング用トラン ジスタまたは第4のトランジスタ)、トランジスタTr 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ)、トランジスタTr6 (消去用トランジスタ または第6のトランジスタ)、OLED704及び保持 容量705を少なくとも有している。

【0293】トランジスタTr4とトランジスタTr5 のゲート電極は、共に第1走査線Gaiに接続されてい る。

【0294】トランジスタTF4のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス タTr1のドレイン領域に接続されている。またトラン ジスタ丁 r 5のソース領域とドレイン領域は、一方は信 号線Siに、もう一方はトランジスタTr3のゲート電 極に接続されている。

【0295】トランジスタTr1とトランジスタTr2 のゲート電極は互いに接続されている。また、トランジ スタTェ1とトランジスタTェ2のソース領域は、共に 電源線Viに接続されている。

イン領域が接続されており、なおかつドレイン領域はト ランジスタTr3のソース領域に接続されている。

【0297】トランジスタTr6のゲート電極は、第2 走査線Gbjに接続されている。また、トランジスタT r 6のソース領域とドレイン領域は、一方は電源線Vi に接続されており、もう一方は、トランジスタTェ1及 びトランジスタTr2のゲート電極に接続されている。 【0298】トランジスタTr3のドレイン領域は、O LED704が有する画素電極に接続されている。ま た. 電源線 Viの電位 (電源電位) は一定の高さに保た 10 る。 れている。また対向電極の電位も、一定の高さに保たれ ている。

【0299】なお、トランジスタTr4とトランジスタ Tr5は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r 4とトランジスタTr 5の極性は同じである。

【0300】また、トランジスタTr1、Tr2及びT r 3はnチャネル型トランジスタと pチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTr Tr2及びTr3の極性は同じである。そして、陽 20 電源線Viに接続されている。 極を画業電極として用い、陰極を対向電極として用いる 場合、トランジスタTr1、Tr2及びTr3はpチャ ネル型トランジスタである。逆に、陽極を対向電極とし て用い、陰極を画素電極として用いる場合、トランジス タTrl、Tr2及びTr3はnチャネル型トランジス タである。

【0301】また、トランジスタTr6は、nチャネル 型トランジスタとpチャネル型トランジスタのどちらで れ良い.

ート電極と電源線Viとの間に形成されている。保持容 量705はトランジスタTr3のゲート電極とソース領 域の間の電圧 (ゲート電圧) をより確実に維持するため に設けられているが、必ずしも設ける必要はない。

【0303】また、トランジスタT r 1及びT r 2のゲ 一ト電極と電源線の間に保持容量を形成し、トランジス タTr1及びTr2のゲート電圧をより確実に維持する ようにしても良い。

【0304】図30(B)に本実施例の画素の別の構成 を示す。図30(B)に示す画素711は、信号線Si 40 ジスタのどちらでも良い。ただし、トランジスタTr (S1~Sxのうちの1つ)、第1走査線Gaj (Ga 1~Gavのうちの1つ)、第2走査線Gbi (Gb1 ~Gbyのうちの1つ) 及び電源線Vi (V1~Vxの うちの1つ)を有している。なお、画素部に設けられる 第1 走査線と第2 走査線の数は必ずしも同じ数であると は限らない。

【0305】また画表711は、トランジスタTrl (第1電流制御用トランジスタまたは第1のトランジス タ)、トランジスタTr2 (第2電流制御用トランジス タまたは第2のトランジスタ)、トランジスタTr3

(第3電流制御用トランジスタまたは第3のトランジス タ)、トランジスタTr4(第1スイッチング用トラン ジスタまたは第4のトランジスタ)、トランジスタTr 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ) . トランジスタTr6 (消去用トランジスタ または第6のトランジスタ)、OLED714及び保持 容量715を少なくとも有している。

【0306】トランジスタTr4とトランジスタTr5 のゲート電極は、共に第1走査線Gajに接続されてい

【0307】トランジスタTr4のソース領域とドレイ ン領域は、一方は信号線Siに、もう一方はトランジス タTr1のドレイン領域に接続されている。また、また トランジスタTF5のソース領域とドレイン領域は、一 方はトランジスタT r 1 のドレイン領域に、もう一方は トランジスタTr3のゲート電極に接続されている。 【0308】トランジスタTェ1とトランジスタTェ2 のゲート電極は互いに接続されている。また、トランジ スタTェ1とトランジスタTェ2のソース領域は、共に

イン領域が接続されており、なおかつドレイン領域はト ランジスタTr3のソース領域に接続されている。 【0310】トランジスタTr6のゲート電極は、第2 走査線Gbjに接続されている。また、トランジスタT r 6のソース領域とドレイン領域は、一方は電源線Vi に接続されており、もう一方は、トランジスタT r 1 及 びトランジスタTr2のゲート電極に接続されている。 【0311】トランジスタTr3のドレイン循域は、0 【0302】保持容量705はトランジスタTr3のゲ 30 LED714が有する画楽電極に接続されている。電源 線Viの無位(循源素位)は一定の高さに保たれてい

【0309】トランジスタTr2は、ゲート電極とドレ

る。 【0312】なお、トランジスタTr4とトランジスタ Tr5は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r 4 とトランジスタTr5の極性は同じである。

る。また対向電極の電位も、一定の高さに保たれてい

【0313】また、トランジスタTrl、Tr2及びT r3はnチャネル型トランジスタとpチャネル型トラン Tr2及びTr3の極性は同じである。そして、陽 極を画素電極として用い、陰極を対向電極として用いる 場合、トランジスタTr1、Tr2及びTr3はpチャ

ネル型トランジスタである。逆に、陽極を対向電極とし て用い、陰極を画素電極として用いる場合、Tr1、T r 2及びTr 3はnチャネル型トランジスタである。 【0314】また、トランジスタTr6は、nチャネル 型トランジスタとpチャネル型トランジスタのどちらで

れ良い。

50 【0315】保持容量715はトランジスタTr3のゲ

ート重極と電源線Viとの間に形成されている。保持容 量715はトランジスタTr3のゲート電圧をより確実 に維持するために設けられているが、必ずしも設ける必 要はない。

【0316】また、トランジスタTrl及びTr2のゲ ート電極と電源線の間に保持容量を形成し、トランジス タTrlBびTr2のゲート雷圧をより確実に維持する ようにしても良い。

【0317】図30 (C) に本実施例の画素の別の構成 を示す。図30(C)に示す画素721は、信号線Si (S1~Sxのうちの1つ)、第1走資線Gai (Ga 1~Gavのうちの1つ)、第2走査線Gbi (Gb1 ~Gbvのうちの1つ) 及び電源線Vi (V1~Vxの うちの1つ)を有している。なお、画楽部に設けられる 第1走査線と第2走査線の数は必ずしも同じ数であると は限らない。

【0318】また画素721は、トランジスタTr1 (第1電流制御用トランジスタまたは第1のトランジス タ) . トランジスタTr2 (第2電流制御用トランジス タまたは第2のトランジスタ)、トランジスタTr3 (第3世流制御用トランジスタまたは第3のトランジス タ)、トランジスタTr4(第1スイッチング用トラン ジスタまたは第4のトランジスタ) トランジスタTェ 5 (第2スイッチング用トランジスタまたは第5のトラ ンジスタ)、トランジスタTr6 (消去用トランジスタ または第6のトランジスタ)、OLED724及び保持 容量725を少なくとも有している。

【0319】トランジスタTr4とトランジスタTr5 のゲート電極は、共に走査線Gjに接続されている。

ン領域は、一方は信号線Siに、もう一方はトランジス タTF3のゲート電極に接続されている。また、またト ランジスタTr5のソース領域とドレイン領域は、一方 はトランジスタTr3のゲート電極に、もう一方はトラ ンジスタTr1のドレイン領域に接続されている。

【0321】トランジスタTr1とトランジスタTr2 のゲート電極は互いに接続されている。また、トランジ スタTr1とトランジスタTr2のソース領域は、共に 電源線Viに接続されている。

【0322】トランジスタTr2は、ゲート電極とドレ 40 て駆動させるのに適している。 イン領域が接続されており、なおかつドレイン領域はト ランジスタTr3のソース領域に接続されている。

【0323】トランジスタTr6のゲート電極は、第2 走査練Gbjに接続されている。また、トランジスタT r 6のソース領域とドレイン領域は、一方は電源線Vi に接続されており、もう一方は、トランジスタTr1及 びトランジスタTr2のゲート電極に接続されている。 【0324】トランジスタTr3のドレイン領域は、O LED724が有する画素電極に接続されている。電源 線Viの電位(電源電位)は一定の高さに保たれてい

る。また対向電極の電位も、一定の高さに保たれてい る。

【0325】なお、トランジスタTr4とトランジスタ Tr5は、nチャネル型トランジスタとpチャネル型ト ランジスタのどちらでも良い。ただし、トランジスタT r 4 とトランジスタTr 5 の極性は同じである。

【0326】また、トランジスタTr1、Tr2及びT r3はnチャネル型トランジスタとpチャネル型トラン ジスタのどちらでも良い。ただし、トランジスタTェ

10 1、Tr2及びTr3の極性は同じである。そして、陽 極を画素電極として用い、陰極を対向電極として用いる 場合、トランジスタTrl、Tr2及びTr3はpチャ ネル型トランジスタである。逆に、陽極を対向電極とし て用い、陰極を画素電極として用いる場合、トランジス タTrl、Tr2及びTr3はnチャネル型トランジス タである。

【0327】また、トランジスタTr6は、nチャネル 型トランジスタとゥチャネル型トランジスタのどちらで も良い。

20 【0328】保持容量725はトランジスタTr3のゲ ート電極と電源線Viとの間に形成されている。保持容 量725はトランジスタTr3のゲート電極とソース領 域の間の電圧(ゲート電圧)をより確実に維持するため に設けられているが、必ずしも設ける必要はない。

【0329】また、トランジスタTr1及びTr2のゲ 一ト電極と電源線の間に保持容量を形成し、トランジス タTr1及びTr2のゲート電圧をより確実に維持する ようにしても良い。

【0330】なお、図30(A)、(B)、(C)に示 【0320】トランジスタTr4のソース領域とドレイ 30 した画素を有する発光装置の駆動法は、デジタル駆動法 に限られる。そして図30(A)、(B)、(C)に示 した画素において、OLED704、714、724が 発光しているときに、第2走査線Gbjの電位を制御し TトランジスタTr5をオンにすることで、OLED7 04、714、724を非発光の状態にすることができ る。よって、画素へのデジタルビデオ信号の入力と並行 して、各画素の表示期間を強制的に終了させることがで きるので表示期間を書き込み期間よりも短くすることが 可能であり、高いビット数のデジタルビデオ信号を用い

【0331】本実施例の構成は、実施例1、2、5、

6、7、8、9、11、12に示した構成と自由に組み 合わせて実施することが可能である。

【0332】 (実施例14) OLEDを用いた発光装置 は自発光型であるため、液晶ディスプレイに比べ、明る い場所での視認性に優れ、視野角が広い。従って、様々 な電子機器の表示部に用いることができる。

【0333】本発明の発光装置を用いた電子機器とし て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス

50 プレイ (ヘッドマウントディスプレイ)、ナビゲーショ

ンシステム、音響再生装置 (クーオーディオ、オーディ オコンポ等)、ノート型パーソナルコンピュータ、ダー ム機器、携帯情報端末(モバイルコンピュータ、携帯電 話、携帯電ゲーム機またに電子書籍等)、記録媒体を値 大た画像再生装置 (具体的にはデジタルピオディスク (DVD)等の記録媒体を再生し、その画像を表示しう るディスプレイを個えた装置)などが挙げられる。特 に、斜め方向から画面を見る機会が多り携帯領端末 は、視野方向のこが重要視されるため、発光装置を用い ることが領ましい。それら電子機器の具体例を図25に ディ。

【0334】図25(A)はOLED表示装置であり、 随体2001、支持台2002、表示部2003、スピ ーカー部2004、ビデオン力端子2005等を含む。 本発明の発光装置は各光型であるためバックライトが必要 なく、液晶がイスプレイよりも情い表示部とすることが できる。なお、OLED表示装置は、パソコン用、TV 放送受信用、広告表示用などの全ての情報表示用表示装 優が含まれる。

【0335】図25 (B) はデジタルスチルカメラであ り、本体2101、表示部2102、受像部2103、 操作キー2104、外部接続ポート2105、シャッタ -2106等を含む。本発明の発光装置は表示部210 2に用いることができる。

【0336】図25 (C) はノート型パーソナルコンピ ュータであり、本体2201、酸体2202、表示能2 203、キーボード2204、外部接続ポート220 5、ポインティングマウス2206等を含む。本発明の 発光装置は表示部2203に用いることができる。

【0337】図25 (D) はモバイルコンピュータであ り、本体2301、表示部2302、スイッチ230 3、機作中-2304、赤外線ボート2305等を含 む。本築明の発光装置は表示部2302に用いることが できる。

【0338】図25 (E) は記録媒体を備えた携帯型の 爾像再生装置 (具体的にはDVD再生装置) であり、本 を2401、酸体2402、表示部A2403、表示部 B2404、記録媒体 (DVD等) 読み込み部240 5、操作キー2406、スピーカー部2407等を含 む。表示部A2403はまとして画像情報を表示し、本 明の発光装置はこれら表示部A、B2403、2404 に用いることができる。なお、記録媒体を備えた画像再 生装置には家田伊一ム機器をとわ含まれる。

【0339】図25 (F) はゴーグル型ディスプレイ (ヘッドマウントディスプレイ)であり、本体250 1、表示部2502、アーム部2503を含む。本発明 の発光装置は表示部2502に用いることができる。

【0340】図25 (G) はビデオカメラであり、本体 50 期間の出現するタイミングを示す図。

2601、表示部2602、筐体2603、外部接続ボ ト2604、リモコン受信部2605、受像部260 6、バッテリー2607、音声入力部2608、操作キ -2609等を含む。本発明の発光装置は表示部260 2に用いることができる。

【0341】にこで図25(H)は携帯電話であり、本 能2701、簡体2702、表示部2703、音声入力 部2704、音声出力部2705、操作キー2706、 外部接続ポート2707、アンテナ2708等を含む。 本発明の発光装置は表示部2703に用いることができ

10 本発明の発光装置は表示部2703に用いることができる。なお、表示部2703は無色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

【0342】なお、将来的に有機発光材料の発光輝度が 高くなれば、出力した随像情報を含む光をレンズ等で拡 大投影してフロント型若しくはリア型のプロジェクター に用いることも可能となる。

【0343】また、上配電子機器はインターキットやC ATV (ケーブルテレビ) などの電子通信回線を通じて 20 配信された情報を表示することが多くなり、特に動画情 線を表示する機会が増してきている。有機発光材料の応 答連度は非常に高いため、発光装置は動画表示に好まし

【0344】また、発光接微に発光している部分が電力 を消費するため、発光部分が極力少なくなるように情報 を表示することが望ましい。従って、携帯情報填末、特 に携帯電話や音響再生装置のような文字情報を主とする 表示部と発光装置を用いる場合には、非発光部分を背景 として文字情報を発光部分で形成するように駆動するこ 30 とが望ましい。

【0345】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電子機器に用いることが可能であ る。また、本実施例の電子機器は実施例1~13に示し たいずれの構成の発光装置を用いても良い。

【0346】 【発明の効果】

[0347]上述した構成によって、本差明の発光装置 は温度変化に左右されずに一定の輝度を得ることができ る。また、カラー表示において、各色毎に異なる有機 & が 光材料を有するOLE Dを設けた場合でも、温度によっ で各色のOLE Dの輝度がパラパラに変化して所望の色

が得られないということを防ぐことができる。 【図面の簡単な説明】

【図1】 本発明の発光装置の上面ブロック図。

【図2】 本発明の発光装置の画素の回路図。

【図3】 走査線に入力される信号のタイミングチャー

【図4】 駆動における画素の概略図。

【図5】 アナログ駆動法における書き込み期間と表示 50 期間の出現するタイミングを示す図。 【図6】 デジタル駆動法における書き込み期間と表示 期間の出現するタイミングを示す図。

【図7】 本発明の発光装置の画案の回路図。

【図8】 本発明の発光装置の画素の回路図。

【図9】 本発明の発光装置の作製方法を示す図。

【図10】 本発明の発光装置の作製方法を示す図。

【図11】 本発明の発光装置の作製方法を示す図。

【図12】 本発明の発光装置の画素の上面図。

【図13】 本発明の発光装置の画素の断面図。

【図14】 本発明の発光装置の作製方法を示す図。

【図15】 本発明の発光装置の画素の上面図。

【図16】 本発明の発光装置の画素の上面図。

【図17】 信号線駆動回路のブロック図。

【図18】 デジタル駆動法における信号線駆動回路の

詳細図。 【図19】 デジタル駆動法における電流設定回路の回路図。 【図20】 走査線駆動回路のブロック図。

【図21】 デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。

【図22】 デジタル駆動法における書き込み期間と表示期間の出現オスタイミングを示す図

示期間の出現するタイミングを示す図。 【図23】 デジタル駆動法における書き込み期間と表

示期間の出現するタイミングを示す図。

【図24】 本発明の発光装置の外観図及び断面図。

【図25】 本発明の発光装置を用いた電子機器の図。

10 【図26】 OLEDの電圧電流特性を示す図。 【図27】 本発明の発光装置の画素の断面図。


【図27】 本発明の発光装置の画案の断面図。【図28】 本発明の発光装置の素子基板の上面図。


【図29】 本発明の発光装置の素子基板の拡大図。


【図30】 本発明の発光装置の画素の回路図。

【図31】 デジタル駆動法における信号線駆動回路の 詳細図。


[E] 1] [E] 2]














[図8]





【图18】





【図9】

































【図23】






[図25]





[図31]



フロントページの続き

FI H01L 29/78 テーマコード(参考) 6 1 4 F ターム(参考) 3K007 AB00 AB02 AB04 AB05 AB17

BA06 CA01 CA05 CB01 CB03

DAOO DBO3 EBOO FAO1 GAO2

5C080 AA07 CC03 DD03 EE29 EE30

FF09 GG09 JJ02 JJ03 JJ05

JJ06 KK02 KK07 KK20 KK43

KK52

5F110 AA30 BB02 BB04 CC02 DD01

DD02 DD03 DD13 DD14 DD15

DD17 EE04 EE23 EE28 EE44

EE45 FF02 FF04 FF28 FF30

FF36 GG01 GG02 GG13 GG25

GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL06 HL22

HL23 HM15 NN03 NN04 NN22

NN24 NN27 NN72 PP01 PP03

PP05 PP10 PP34 PP35 QQ11